4位同步二進(jìn)制加法計(jì)數(shù)器

1、4位同步二位同步二進(jìn)制加法制加法計(jì)數(shù)器數(shù)器一、實(shí)驗(yàn)?zāi)康囊?、?shí)驗(yàn)?zāi)康?、熟悉在EDA平臺(tái)上進(jìn)行數(shù)字電路集成設(shè)計(jì)的整個(gè)流程。2、掌握MaxPlusⅡ軟件環(huán)境下簡單的圖形、VHDL文本等輸入設(shè)計(jì)方法。3、熟悉VHDL設(shè)計(jì)實(shí)體的基本結(jié)構(gòu)、語言要素、設(shè)計(jì)流程等。4、掌握利用MaxPlusⅡ的波形仿真工具驗(yàn)證設(shè)計(jì)的過程。5、學(xué)習(xí)使用JTAG接口下載邏輯電路到可編程芯片，并能調(diào)試到芯片正常工作為止。二、實(shí)驗(yàn)設(shè)備二、實(shí)驗(yàn)設(shè)備１軟件操作系統(tǒng)：Window

2、s2000EDA軟件：MAXplusII10.2２硬件EDA實(shí)驗(yàn)箱：革新EDAPRO240H三、實(shí)驗(yàn)原理三、實(shí)驗(yàn)原理1.設(shè)計(jì)分析設(shè)計(jì)分析4位同步二進(jìn)制加法計(jì)數(shù)器的工作原理是指當(dāng)時(shí)鐘信號(hào)clk的上升沿到來時(shí)，且復(fù)位信號(hào)clr低電平有效時(shí)，就把計(jì)數(shù)器的狀態(tài)清0。在clr復(fù)位信號(hào)無效（即此時(shí)高電平有效）的前提下，當(dāng)clk的上升沿到來時(shí)，如果計(jì)數(shù)器原態(tài)是15，計(jì)數(shù)器回到0態(tài)，否則計(jì)數(shù)器的狀態(tài)將加1.2.VHDL源程序源程序libraryieee

3、useieee.std_logic_1164.allentitycnt4eispt(clkclr:instd_logiccout:outstd_logicq:bufferintegerrange0to15)endcnt4earchitectureoneofcnt4eisbeginprocess(clkclr)beginifclkeventclk=1thenifclr=1thenifq=15thenq“Device…”命令，選擇下載芯片型

4、號(hào)。在“DeviceFamily”中選擇“ACEX1K”，在Device列表中選擇“EP1K30QC2083”芯片型號(hào)。(2)執(zhí)行“assign”“pinlocationchip”命令，在對(duì)話框中的“nodename”欄中輸入各個(gè)端口名在“pin”欄中，輸入相應(yīng)的引腳編號(hào)。根據(jù)功能模塊結(jié)構(gòu)及引腳定義對(duì)照表，對(duì)輸入輸出端口進(jìn)行引腳鎖定：用空的IO口(MBIO_XXX)來鎖定時(shí)鐘信號(hào)clk，并用導(dǎo)線連接到實(shí)驗(yàn)箱上的頻率組模塊上的21腳(具體

5、頻率選擇可以參考本手冊(cè)第3頁頻率組及對(duì)應(yīng)頻率表)；8位數(shù)字開關(guān)組(A)的SW1接復(fù)位信號(hào)clr；紅色信號(hào)指示燈L5接進(jìn)位輸出信號(hào)co；紅色信號(hào)指示燈L4L1分別接cnt3、cnt2、cnt1、cnt0。(3)在引腳鎖定后，再對(duì)文件編譯一次，并將引腳信息編入編程下載文件中。5.5.時(shí)序仿真時(shí)序仿真執(zhí)行MAXplusII–”Simulat”命令。6.編程下載、硬件調(diào)試編程下載、硬件調(diào)試（1）編程下載AlteraByteBlaster下載電覽

6、一頭接至計(jì)算機(jī)并行口（打印口）上，另一端接至實(shí)驗(yàn)箱JTAG接口。打開實(shí)驗(yàn)箱電源。在MAXplusII軟件上，執(zhí)行“MAXplussII”“Programmer”“Configure”按鈕。當(dāng)提示“Configurationcomplete”表示下載完成。（2）硬件調(diào)試撥動(dòng)實(shí)驗(yàn)板上的高低電平輸入開關(guān)“SW1”，4位同步二進(jìn)制加法計(jì)數(shù)器的工作原理，觀察L1L5發(fā)光二極管顯示的結(jié)果是否符合4位同步二進(jìn)制加法計(jì)數(shù)器的工作原理。五、實(shí)驗(yàn)結(jié)論五、實(shí)