《數(shù)字電子技術(shù)項目教程》項目4-4位二進制數(shù)加法數(shù)碼顯示

1、項目4 4位二進制數(shù)加法數(shù)碼顯示電路的制作,4.1 項目描述,本項目通過全加器邏輯功能驗證、數(shù)值比較器邏輯功能驗證技能訓(xùn)練，4位二進制數(shù)加法數(shù)碼顯示電路的制作，將數(shù)制、碼制、半加器、全加器、比較器等相關(guān)知識內(nèi)容有機融合。項目要求二進制數(shù)加法數(shù)碼顯示電路，能實現(xiàn)4位二進制數(shù)相加，并能通過譯碼顯示電路實現(xiàn)數(shù)碼顯示。,4.2 項目資訊,4.2.1數(shù)制與碼制1．數(shù)制數(shù)制就是數(shù)的進位制，在日常生活中廣泛應(yīng)用的是十進制，在數(shù)字電路中使用二

2、進制、八進制和十六進制等。十進制十進制是以10為基數(shù)的計數(shù)體制。在十進制中，有0、1、2、3、4、5、6、7、8、9十個數(shù)碼，它的進位規(guī)律是逢十進一。在十進制數(shù)中，數(shù)碼所處的位置不同，所代表的數(shù)值不同。2）二進制二進制是以2為基數(shù)的計數(shù)體制，在二進制中，只有0和1兩個數(shù)碼，它的進位規(guī)律是逢二進一，各位權(quán)值是2的整數(shù)冪。,3）八進制八進制是以8為基數(shù)的計數(shù)體制，在八進制中，有0、1、2、3、4、5、6、7八個不同的數(shù)碼，它的進位

3、規(guī)律是逢八進一，各位權(quán)值為基數(shù)8的整數(shù)冪。 4）十六進制十六進制是以16為基數(shù)的計數(shù)體制。在十六進制中，有0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F十六個不同的數(shù)碼，其中A、B、C、D、E、F分別代表10、11、12、13、14、15。它們的進位規(guī)律是逢十六進一。各位權(quán)值為16的整數(shù)冪。,2．不同數(shù)制間的轉(zhuǎn)換 1）非十進制數(shù)轉(zhuǎn)換為十進制數(shù)由二進制、八進制、十六進制數(shù)轉(zhuǎn)換為十進制數(shù)，只要將它們按權(quán)展開，求各位

4、數(shù)值之和，即可得到對應(yīng)的十進制數(shù)。 (1011.01)2=1×23+0×22+1×21+1×20+0×2-1+1×2-2=8+2+1+0.25=(11.25)10 (172.01)8=1×82+7×81+2×80+0×8-1+1×8-1=64+56+2+0.0125=(122.0125)10(8ED.C7)=8

5、5;162+14×161+13×160+12×16-1+7×16-2=(2285.7773)10,2）十進制數(shù)轉(zhuǎn)換成非十進制數(shù)十進制數(shù)轉(zhuǎn)換為非十進制數(shù)時，要將其整數(shù)部分和小數(shù)部分分別轉(zhuǎn)換，結(jié)果合并為目的數(shù)制形式。（1）整數(shù)部分的轉(zhuǎn)換整數(shù)部分的轉(zhuǎn)換方法是采用連續(xù)“除基取余”，一直除到商數(shù)為0為止。最先得到的余數(shù)為整數(shù)部分的最低位。（2）小數(shù)轉(zhuǎn)換的轉(zhuǎn)換方法是采用連續(xù)“乘基取整”，一直進行到乘積

6、的小數(shù)部分為0或滿足要求的精度為止。最先得到的整數(shù)為小數(shù)部分的最高位。,3）二進制與八進制、十六進制間相互轉(zhuǎn)換 以二進制數(shù)的小數(shù)點為起點，分別向左、向右每三位(或四位)分一組。對于小數(shù)部分，最低位一組不足三位(或四位)時，必須在有效位右邊補0，使其足位；然后，把每一組二進制數(shù)轉(zhuǎn)換成八進制(或十六進制)數(shù)，并保持原排序。對于整數(shù)部分，最高位一組不足位時，可在有效位的左邊補0，也可不補。4）八進制數(shù)或十六進制數(shù)轉(zhuǎn)換成二進制數(shù)

7、八進制(或十六進制)數(shù)轉(zhuǎn)換成二進制數(shù)時，只要把八進制(或十六進制)數(shù)的每一位數(shù)碼分別轉(zhuǎn)換成三位(或四位)的二進制數(shù)．并保持原排序即可。整數(shù)最高位一組左邊的0及小數(shù)最低位一組右邊的0可以省略。,2． 碼制在數(shù)字系統(tǒng)中，二進制代碼常用來表示特定的信息。將若干個二進制代碼0和1按一定規(guī)則排列起來，表示某種特定含義的代碼，稱為二進制代碼，或稱二進制碼。如用一定位數(shù)的二進制代碼表示數(shù)字、文字和字符等。 1）二-十進制代碼將十進制數(shù)的0~9十

8、個數(shù)字用二進制數(shù)表示的代碼，稱為二-十進制碼，又稱BCD碼。由于4位二進制數(shù)碼有16種不同組合，而十進制數(shù)只需用到其中的10中組合，因此二-十進制數(shù)代碼有多種方案。,（1)8421BCD碼8421BCD碼是有權(quán)碼，各位的權(quán)值分別為8、4、2、1。雖然8421BCD碼的權(quán)值與四位自然二進制碼的權(quán)值相同，但二者是兩種不同的代碼。（2)5421BCD碼和2421BCD碼5421BCD碼和242lBCD碼也是有權(quán)碼，各位的權(quán)值分別為5、

9、4、2、1和2、4、2、1。用4位二進制數(shù)表示1位十進制數(shù)，每組代碼各位加權(quán)系數(shù)的和為其表示的十進制數(shù)。（3)余3BCD碼余3碼是862lBCD碼的每個碼組加3(0011)形成的。其中的0和9，1和8，2和7，3和6，4和5，各對碼組相加均為1111，余3BCD碼也是自補代碼,簡稱余3碼。余3碼各位無固定權(quán)值，故屬于無權(quán)碼。,2）可靠性代碼（1）格雷碼格雷碼是一種典型的循環(huán)碼，屬于無權(quán)碼，它有許多形式(如余3循環(huán)碼等)。循環(huán)碼有

10、兩個特點：一個是相鄰性，是指任意兩個相鄰代碼僅有一位數(shù)碼不同；另一個是循環(huán)性，是指首尾的兩個代碼也具有相鄰性。（2）奇偶校驗碼奇偶校驗碼是最簡單的檢錯碼，它能夠檢測出傳輸碼組中的奇數(shù)個碼元錯誤。奇偶校驗碼的編碼方法：在信息碼組中增加1位奇偶校驗位，使得增加校驗位后的整個碼組具有奇數(shù)個l或偶數(shù)個l的特點。如果每個碼組中1的個數(shù)為奇數(shù)，則稱為奇校驗碼；如果每個碼組中1的個數(shù)為偶數(shù)，則稱為偶校驗碼。,4.2.2 加法器,1．半加器兩個

11、一位二進制數(shù)相加運算稱為半加，實現(xiàn)半加運算功能的電路稱為半加器。 半加器的輸入是加數(shù)A、被加數(shù)B，輸出是本位和S、進位C，根據(jù)二進制數(shù)加法運算寫表達式,,,,2. 全加器,將兩個多位二進制數(shù)相加時，除了將兩個同位數(shù)相加外，還應(yīng)加上來自相鄰低位的進位，實現(xiàn)這種運算的電路稱為全加器。全加器具有三個輸入端，A、B為被加數(shù)和加數(shù)，Ci-1是來自低位的進位輸入，兩個輸出端，Ci是向高位的進位輸出，Si是本位和輸出。寫出輸出邏輯表達式,,,

12、,3. 多位加法器,1）串行進位加法器要進行多位數(shù)相加，最簡單的方法是將多個全加器進行級聯(lián)，稱為串行進位加法器。如圖4-3所示是4位串行進位加法器，從圖中可見，兩個4位相加數(shù)A3A2A1A0和B3B2B1B0的各位同時送到相應(yīng)全加器的輸入端，進位數(shù)串行傳送。全加器的個數(shù)等于相加數(shù)的位數(shù)，最低位全加器的Ci-1端應(yīng)接0。,,超前進位加法器為了提高速度，人們又設(shè)計了一種多位數(shù)快速進位(又稱超前進位)的加法器。所謂快速進位，是指在加法運算

13、過程中，各級進位信號同時送到各位全加器的進位輸入端，現(xiàn)在的集成加法器，大多采用這種方法。CT74LS283是一種典型的快速進位的集成4位加法器；其邏輯符號如圖所示。,,4.2.3數(shù)值比較器,1．1位數(shù)值比較器當兩個1位二進制數(shù)A、B進行比較時，其結(jié)果有以下三種情況：A＞B，A=B，A＜B。比較結(jié)果分別用Y A＞B，Y A=B，Y A＜B表示。設(shè)A＞B時，Y A＞B=1；A=B時，Y A=B=1；A＜B時，Y A＜B=1。 可

14、寫出邏輯函數(shù)表達式,,,,2．多位數(shù)值比較器如兩個多位二進制數(shù)進行比較時，則需從高位到低位逐位進行比較。只有在高位相應(yīng)的二進制數(shù)相等時，才能進行低位數(shù)的比較。當比較到某一位二進制數(shù)不等時，其比較結(jié)果便為兩個多位二進制數(shù)的比較結(jié)果。如兩個4位二進制數(shù)A=A3A2A1A0和B=B3B2B1B0進行大小比較時，若A3>B3，則A>B；若A3B2，則A>B；若A3=B3、A2<B2，則A<B。依次類推，直到比較

15、出結(jié)果為止。,3．數(shù)值比較器的擴展,用兩片CT74LS85構(gòu)成一個8位數(shù)值比較器。 根據(jù)多位數(shù)值比較規(guī)則，在高位數(shù)相等時，則比較結(jié)果取決于低位數(shù)。因此，應(yīng)將兩個8位二進制數(shù)的高4位接到高位片上，低4位接到低位片上。,4.3技能訓(xùn)練,實訓(xùn)內(nèi)容將兩個多位二進制數(shù)相加時，除了將兩個同位數(shù)相加外，還應(yīng)加上來自相鄰低位的進位。實現(xiàn)這種運算的電路稱為全加器。用與非門和異或門構(gòu)成全加器，電路如圖所示。,,實訓(xùn)步驟連接電路取74LS00、74

16、LS86按照電路圖連接電路。連接電源檢查電路連接正確后，接上+5V電源，輸入端接邏輯電平開關(guān)，輸出端接LED電平指示，燈亮為1，燈滅為0。驗證功能輸入端按真值表輸入不同數(shù)值，觀察輸出端接LED電平指示.,4.3.2.數(shù)值比較器邏輯功能驗證,實訓(xùn)內(nèi)容對兩個位數(shù)相同的二進制整數(shù)進行數(shù)值比較并判定其大小關(guān)系的邏輯電路稱為數(shù)值比較器。如兩個多位二進制數(shù)進行比較時，則需從高位到低位逐位進行比較。只有在高位相應(yīng)的二進制數(shù)相等時，才能進行低

17、位數(shù)的比較。當比較到某一位二進制數(shù)不等時，其比較結(jié)果便為兩個多位二進制數(shù)的比較結(jié)果。,比較器功能測試電路,實訓(xùn)步驟1）連接電路取74LS85按照電路圖連接電路2）連接電源檢查電路連接正確后，接上+5V電源，輸入端接邏輯電平開關(guān)，輸出端接LED電平指示，燈亮為1，燈滅為0。3）驗證功能輸入端按真值表輸入不同數(shù)值，觀察輸出端接LED電平指示，,4.4 項目實施,1．4位二進制數(shù)加法數(shù)碼顯示電路,4.4.2 項目制作,1.元器件檢

18、測集成4位二進制超前進位加法器74LS283的檢測采用圖4-13所示，邏輯開關(guān)通斷的不同組合，實現(xiàn)輸入不同的4位二進制數(shù)A3A2A1A0、B3B2B1B0，S4S3S2S1為其和數(shù)輸出，觀察發(fā)光二極管的發(fā)光和熄滅情況，燈亮為1，燈滅為0，將測試結(jié)果與理論分析對比是否一致，確定74LS283功能是否正常。電路中其它元件的檢測，與前面項目中檢測方法相同。,2.電路安裝1）將檢測合格的元器件按電路圖連接安裝在面包板上。2）插接集成電路

19、時，使兩排引腳與底板上插孔對應(yīng)，輕輕用力將電路插上。3）導(dǎo)線應(yīng)粗細適當，一般選取直徑為0.6~0.8mm的單股導(dǎo)線，最好用不同色線以區(qū)分不同用途。4）布線應(yīng)有次序地進行，按信號源的順序從輸入到輸出依次布線。5）連線應(yīng)避免過長，避免從集成元件上方跨越，避免多次的重疊交錯，以利于布線，更換元件，以及故障檢查和排除。6）電路布線應(yīng)整齊、美觀、牢固。水平導(dǎo)線應(yīng)盡量緊貼底板。7)安裝過程要細心，防止導(dǎo)線絕緣層被損傷，不要讓線頭、螺釘、墊

20、圈等異物落入安裝電路中，以免造成短路或漏電。8）電路安裝完后，檢查電路連接，確認無誤后再接入電源。,3．電路調(diào)試當按下邏輯開關(guān)S1~S8時，74LS283的輸入端實現(xiàn)輸入不同的4位二進制數(shù)A3A2A1A0、B3B2B1B0，如果電路正常工作，數(shù)碼管將依次顯示A3A2A1A0和B3B2B1B0和數(shù)輸出。如果電路不能正確顯示，則電路存在故障。4．故障分析與排除電路通常有以下幾種故障現(xiàn)象：通電后，按下邏輯電平開關(guān)，數(shù)碼管沒有顯示。