已閱讀1頁，還剩2頁未讀， 繼續(xù)免費(fèi)閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、ESD防護(hù)中的電容選擇一靜電磁場特性靜電磁場特性根據(jù)國標(biāo)標(biāo)準(zhǔn)GB17626.2靜電放電電流的標(biāo)準(zhǔn)波型為：它具有亞納秒的上升前沿半高脈寬為30ns其峰值從充電電壓為2kV時(shí)的9A到15kV時(shí)的70A。靜電的輻射場是由靜電電流產(chǎn)生的輻射磁場，接觸放電和空氣放電所產(chǎn)生的磁場是不相同的。根據(jù)測試采用人體金屬模型，接觸放電時(shí)靜電輻射場的波形和頻譜圖如下：其輻射場波形為典型的衰減振鈴信號振蕩持續(xù)時(shí)間約500ns峰值場強(qiáng)為150Vm由上圖可看出頻譜包
2、含了0～250MHz的頻率分量中心頻率在干擾導(dǎo)致nRST引腳低電平時(shí)間超過100us，該芯片就會復(fù)位。對于浮地系統(tǒng)當(dāng)電路板受到靜電磁場輻射時(shí)，部分磁場能量就會通過微帶線耦合到電路板上，由于沒有有效快速的泄放途徑，電場能量會累積到電路板上，導(dǎo)致地平面或電源平面之間的電平發(fā)生變化，當(dāng)變化持續(xù)時(shí)間超過復(fù)位管腳的最小脈寬時(shí)就會引起芯片復(fù)位。因此需要為干擾尋求快速的泄放通道從而減小干擾，防護(hù)電路如下：RESETR1100C20.01uFC10.0
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 集成電路中ESD防護(hù)研究.pdf
- esd靜電防護(hù)管理規(guī)定
- 0.13μmcmos工藝中esd防護(hù)結(jié)構(gòu)設(shè)計(jì)
- 集成電路ESD失效機(jī)理和ESD防護(hù)電路研究.pdf
- 淺析電子通信產(chǎn)品的esd防護(hù)設(shè)計(jì)
- 基于0.54μmcmos工藝的esd防護(hù)研究
- esd靜電防護(hù)測試試題要點(diǎn)
- ESD防護(hù)設(shè)計(jì)的若干問題研究.pdf
- CMOS集成電路的ESD防護(hù)研究.pdf
- 納米集成電路ESD防護(hù)研究.pdf
- 靜電放電（esd）及防護(hù)基礎(chǔ)知識
- 集成電路的ESD防護(hù)技術(shù)研究.pdf
- 深亞微米GGNMOS的ESD防護(hù)特性研究.pdf
- ESD防護(hù)器件的電路級仿真及建模.pdf
- 集成電路的典型ESD防護(hù)設(shè)計(jì)研究.pdf
- 渾亞微米GGNMOS的ESD防護(hù)特性研究.pdf
- 低寄生電容ESD保護(hù)器件的研究.pdf
- PDP驅(qū)動電路輸出端ESD防護(hù)設(shè)計(jì).pdf
- FPGA全芯片ESD防護(hù)設(shè)計(jì)和優(yōu)化.pdf
- 集成電路新型ESD防護(hù)器件研究.pdf
評論
0/150
提交評論