PDP驅(qū)動(dòng)電路輸出端ESD防護(hù)設(shè)計(jì).pdf

1、本文主要研究等離子顯示器(Plasma Display Panel,PDP)驅(qū)動(dòng)電路輸出端的靜電保護(hù)(Electro-Static discharge,ESD)問題,屬于高壓靜電防護(hù)設(shè)計(jì)領(lǐng)域,在芯片生產(chǎn)、測(cè)試等過程中會(huì)遭受靜電放電損傷,而且高壓器件的靜電防護(hù)能力較弱,因此,靜電防護(hù)設(shè)計(jì)存在重大意義。本論文的靜電放電保護(hù)設(shè)計(jì)主要有三方面內(nèi)容。
　　(1)首先針對(duì)四種基本靜電防護(hù)器件進(jìn)行器件設(shè)計(jì)和工藝仿真,然后交于foundry流片,

2、并進(jìn)行了傳輸線脈沖(Transmission line pulse,TLP)測(cè)試。測(cè)試結(jié)果顯示TLP測(cè)試和工藝仿真之間有良好的對(duì)應(yīng)關(guān)系,其中LIGBT器件的全芯片靜電防護(hù)能力最強(qiáng),HBM可以達(dá)到6KV以上,同時(shí)設(shè)計(jì)者還發(fā)現(xiàn)器件的靜電放電保護(hù)能力和防閂鎖能力存在矛盾。
　　(2)設(shè)計(jì)者又重點(diǎn)優(yōu)化了LIGBT器件的結(jié)構(gòu)參數(shù)來最大程度的提高其靜電放電能力,該優(yōu)化的主要思路為減短靜電放電電流路徑,從而降低其靜電放電時(shí)的導(dǎo)通電阻,盡量降低產(chǎn)

3、生的熱量,從而保護(hù)器件不受損毀,該針對(duì)器件結(jié)構(gòu)優(yōu)化一定程度改善了器件的抗靜電放電能力,但未根本解決器件泄放電流能力和閂鎖矛盾。
　　(3)另一種設(shè)計(jì)思路是選擇性觸發(fā)寄生Silicon Controlled Rectifier(SCR)結(jié)構(gòu)和PNP結(jié)構(gòu)。其具體設(shè)計(jì)方案為用一個(gè)開關(guān)管來選擇性控制靜電放電能力強(qiáng)的SCR開啟還是抗閂鎖能力強(qiáng)的 PNP開啟,開關(guān)管用低壓N-Mental-Oxide-Semiconductor(NMOS)來實(shí)