已閱讀1頁，還剩76頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)
文檔簡介
1、 電 子 科 技 大 學(xué) UNIVERSITY OF ELECTRONIC SCIENCE AND TECHNOLOGY OF CHINA 專業(yè)學(xué)位碩士學(xué)位論文 MASTER THESIS FOR PROFESSIONAL DEGREE （電子科技大學(xué)圖標） 論文題目 基于 基于 0.54 μm CMOS 工藝 工藝的 ESD 防護 防護研究 研究 專 業(yè) 學(xué) 位 類 別 工 程 碩 士 程 碩 士
2、 學(xué) 號 201222030136 作 者 姓 名 紀長志 紀長志 指 導(dǎo) 教 師 劉志偉 劉志偉 副教授 副教授INVESTIGATION OF ESD PROTECTION BASED ON 0.54μm CMOS TECHNOLOGY A Master Thesis Submitted to University of Electronic Science and
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 0.13μmcmos工藝中esd防護結(jié)構(gòu)設(shè)計
- 基于0.6μmcmos工藝esd保護器件研究
- 基于0.18μmcmos工藝的全芯片esd保護的研究
- 0.25μmcmos工藝中esd關(guān)鍵技術(shù)研究
- 基于上華0.6μmcmos工藝的esd結(jié)構(gòu)設(shè)計和驗證
- 基于高壓工藝和MM模式下的ESD防護設(shè)計與研究.pdf
- 先進工藝下的片上ESD防護設(shè)計研究.pdf
- 次亞微米CMOS工藝下的ESD防護技術(shù)研究.pdf
- esd防護中的電容選擇
- 集成電路ESD失效機理和ESD防護電路研究.pdf
- esd靜電防護管理規(guī)定
- 基于AlGaN-GaN異質(zhì)結(jié)的ESD防護器件研究.pdf
- 基于0.18μmcmos工藝pipelinedadc的研究與設(shè)計
- ESD防護設(shè)計的若干問題研究.pdf
- CMOS集成電路的ESD防護研究.pdf
- 基于0.18μmcmos工藝的比較器設(shè)計
- 納米集成電路ESD防護研究.pdf
- 基于SCR的高壓集成電路ESD防護研究與設(shè)計.pdf
- 集成電路中ESD防護研究.pdf
- 基于0.18μmcmos工藝的太赫茲成像芯片研究
評論
0/150
提交評論