硬件實(shí)驗(yàn)設(shè)計(jì)課程--8位全加器的設(shè)計(jì)與實(shí)現(xiàn)

1、<p><b>　　硬件技術(shù)課程設(shè)計(jì)</b></p><p><b>　　計(jì)算機(jī)學(xué)院</b></p><p><b>　　2013年12月 </b></p><p>　　8位全加器的設(shè)計(jì)與實(shí)現(xiàn)</p><p><b>　　一、設(shè)計(jì)目的</b>&l

2、t;/p><p>　　熟悉利用Quartus II的原理圖輸入方法設(shè)計(jì)簡(jiǎn)單組合電路，掌握層次化設(shè)計(jì)的方法，并通過(guò)一個(gè)8位全加器的設(shè)計(jì)把握利用EDA軟件進(jìn)行原理圖輸入方式的電子線路設(shè)計(jì)的詳細(xì)流程。</p><p><b>　　二、設(shè)計(jì)內(nèi)容</b></p><p>　　完成半加器和全加器的設(shè)計(jì)，包括原理圖輸入、編譯、綜合、適配、仿真、實(shí)驗(yàn)板上的硬件測(cè)試

3、，并將此全加器電路設(shè)置成一個(gè)硬件符號(hào)入庫(kù)。</p><p>　　建立一個(gè)更高層次的原理圖設(shè)計(jì)，利用以上獲得的1位全加器構(gòu)成8位全加器，并完成編譯、綜合、適配、仿真和硬件測(cè)試。</p><p><b>　　三、實(shí)驗(yàn)原理圖</b></p><p>　　半位全加器實(shí)驗(yàn)原理圖</p><p>　　一位全加器實(shí)驗(yàn)原理圖：</

4、p><p>　　封裝后的一位全加器：</p><p>　　8位全加器實(shí)驗(yàn)原理圖：</p><p><b>　　引腳鎖定信息：</b></p><p><b>　　引腳鎖定：</b></p><p><b>　　下載：</b></p><p

5、><b>　　四 、時(shí)序仿真</b></p><p><b>　　步驟如下： </b></p><p>　　1、建立波形文件。為此設(shè)計(jì)建立一個(gè)波形測(cè)試文件。選擇File項(xiàng)及其New,再選擇右側(cè)New窗中的vector Waveform file項(xiàng)，打開(kāi)波形編輯窗。</p><p>　　2、輸入信號(hào)節(jié)點(diǎn)。在波形編輯窗的

6、左方雙擊鼠標(biāo)，在出現(xiàn)的窗口中選擇Node finder，在彈出的窗口中首先點(diǎn)擊List鍵，這時(shí)左窗口將列出該項(xiàng)設(shè)計(jì)所以</p><p>　　號(hào)節(jié)點(diǎn)。利用中間的“=>”鍵將需要觀察的信號(hào)選到右欄中。</p><p>　　3設(shè)定仿真時(shí)間寬度。選擇edit項(xiàng)及其End time選項(xiàng)，在End time選擇窗中選擇適當(dāng)?shù)姆抡鏁r(shí)間域，本次實(shí)驗(yàn)由于是八位的全加器，為避免延遲太大不利于顯示，可將E

7、nd Time 設(shè)置為50ms，以便有足夠長(zhǎng)的觀察時(shí)間和便于分析的波形仿真波形圖。</p><p>　　4、波形文件存盤(pán)。選擇File項(xiàng)及其Save as選項(xiàng)，按OK鍵即可。存盤(pán)窗中波形文件名是默認(rèn)的（這里是adder.scf所以直接存盤(pán)即可。</p><p>　　5、運(yùn)行仿真器。點(diǎn)擊processing中的Start simulation選項(xiàng)，如圖是仿真運(yùn)算完成后的時(shí)序波形。注意，剛進(jìn)入

8、如圖所示的窗口時(shí)，應(yīng)該將最下方的滑標(biāo)拖向最左側(cè)，以便可觀察到初始波形。</p><p><b>　　仿真波形圖：</b></p><p><b>　　五、實(shí)現(xiàn)步驟</b></p><p>　　1.為本項(xiàng)設(shè)計(jì)建立文件夾任何一項(xiàng)設(shè)計(jì)都是一項(xiàng)工程（Project），都必須首先為此工程建立一個(gè)放置與此工程相關(guān)的所有文件的文件夾，此

9、文件夾將被EDA軟件默認(rèn)為工作庫(kù)（Work Library）。本項(xiàng)設(shè)計(jì)我的文件夾取名為adder，在D盤(pán)中。</p><p>　　2、輸入設(shè)計(jì)項(xiàng)目和存盤(pán)</p><p>　　(1)打開(kāi)Quartus II，選FileNew，在彈的New對(duì)話框中選擇Device Design Files 頁(yè)的原理圖文件編輯輸入項(xiàng)Block diag

10、ram\Schematic File，按OK后將打開(kāi)原理圖輸入窗中。</p><p>　　(2)、點(diǎn)擊選項(xiàng)File“Save As”選出剛才為自己的工程建立的目錄D:\ adder</p><p>　　將已設(shè)計(jì)好的圖文件命名為：h_adder.bdf，并保存在此文件夾內(nèi)。編譯通過(guò)之后，將該半加器封裝入庫(kù)待設(shè)計(jì)全加器的時(shí)候調(diào)用。如果編譯未通過(guò)，則檢查電</

11、p><p>　　路設(shè)計(jì)，找出并能解決問(wèn)題。</p><p>　　(3)重復(fù)步驟1、2，設(shè)計(jì)如下圖所示的全加器原理圖；</p><p>　　(4)、點(diǎn)擊選項(xiàng)File-“Save As”，選出剛才為自己的工程建立的目錄D:\ adder，將已設(shè)計(jì)好文件命名為：f_adder.bdf,并保存在此文件夾內(nèi)。等待編譯通過(guò)之后，將該全加器封裝入庫(kù)待設(shè)計(jì)8位全加器的時(shí)候調(diào)用。<

12、/p><p>　　(5)根據(jù)所學(xué)知識(shí)，將8個(gè)一位全加器組合成一個(gè)8位全加器，即將前一個(gè)一位全加器的sum輸出作為后一個(gè)一位全加器的cin輸入，以此類推進(jìn)行級(jí)聯(lián)。結(jié)果將兩個(gè)8位加數(shù)的各位拆開(kāi)分別作為（a0，a1，a2，a3，a4，a5，a5，a6，a7，a8）、（b0，b1，b2，b3，b4，b5，b6，b7，b8）輸入到電路中（另外，最初的一個(gè)一位全加器還有一個(gè)輸入端可以接其他電路輸入進(jìn)來(lái)的進(jìn)位，本次設(shè)計(jì)不予考慮，即

13、不接），輸出為（sum0，sum1，sum2，sum3，sum4 sum5,sum6,sum7）共八位，具體原理圖如下圖所示：</p><p><b>　　六、設(shè)計(jì)總結(jié)：</b></p><p>　　通過(guò)本次設(shè)計(jì)，讓我很好的鍛煉了理論聯(lián)系實(shí)際，與具體項(xiàng)目、課題相結(jié)合開(kāi)發(fā)、設(shè)計(jì)產(chǎn)品的能力。既讓我們懂得了怎樣把理論應(yīng)用于實(shí)際，又讓我們懂得了在實(shí)踐中遇到的問(wèn)題怎樣用理論去解

14、決。并讓我們的合作意識(shí)得到了加強(qiáng)，合作能力也得到提高。根據(jù)分工與合作的方式，讓每個(gè)人互責(zé)指定的部分，同時(shí)在一定的階段共同討論，以解決分工中個(gè)人不能解決的問(wèn)題。在交流中大家積極發(fā)現(xiàn)問(wèn)題和提出改進(jìn)的意見(jiàn)；同時(shí)我們還向別的同學(xué)請(qǐng)教了來(lái)解決我們不能解決的問(wèn)題。</p><p><b>　　七、參考文獻(xiàn)：</b></p><p>　　[1] 潘松,潘明·現(xiàn)代計(jì)算機(jī)組成