一位全加器

1、一位全加器的設(shè)計(jì)一位全加器的設(shè)計(jì)1、實(shí)驗(yàn)要求實(shí)驗(yàn)要求（1）用原理圖輸入設(shè)計(jì)方法或者硬件描述語(yǔ)言設(shè)計(jì)方法皆可（2）如果是原理圖，把圖貼出來(lái)，如果是代碼，附上代碼（3）寫清楚設(shè)計(jì)過(guò)程（4）用仿真波形說(shuō)明全加器功能正確2、實(shí)驗(yàn)?zāi)康膶?shí)驗(yàn)?zāi)康?、學(xué)會(huì)在仿真平臺(tái)上進(jìn)行設(shè)計(jì)實(shí)驗(yàn)驗(yàn)證及時(shí)序仿真。2、進(jìn)一步熟悉利用quartusⅡ進(jìn)行電路系統(tǒng)設(shè)計(jì)的一般流程。3、掌握1位全加器原理圖輸入設(shè)計(jì)的基本方法及過(guò)程。4、進(jìn)一步提高學(xué)生運(yùn)用所掌握的數(shù)字電子電路的分析

2、方法與分析實(shí)際電路的基本技能，并了解基本邏輯單元電路在生活中的應(yīng)用。三、實(shí)驗(yàn)原理三、實(shí)驗(yàn)原理全加器是一個(gè)能對(duì)兩個(gè)一位二進(jìn)制數(shù)及來(lái)自低位的“進(jìn)位”進(jìn)行相加，產(chǎn)生本位“和”及向高位“進(jìn)位”的邏輯電路。該電路有3個(gè)輸入變量，分別是2個(gè)加數(shù)A、B及1個(gè)低進(jìn)位Cin，兩個(gè)輸出變量，分別是本位S和向高進(jìn)位Co。用原理圖輸入法構(gòu)造一位全加器，并進(jìn)行時(shí)序仿真。1、全加器真值表分析：輸入A輸入B輸入Cin輸出S輸出Co000000011001010011

3、0110010101011100111111由真值表寫邏輯函數(shù)表達(dá)式S=A⊕B⊕CinCo=ACinBCinAB畫原理圖時(shí)，用到2個(gè)異或門，3個(gè)二端口與門，一個(gè)三端口或門。2、設(shè)計(jì)原理圖：能力的重要環(huán)節(jié)，是對(duì)學(xué)生實(shí)際工作能力的具體訓(xùn)練和考察過(guò)程。通過(guò)本次課程設(shè)計(jì)，不僅鞏固了我在數(shù)字電子技術(shù)基礎(chǔ)中所學(xué)過(guò)的知識(shí)，還掌握了QuartusⅡ的一些基本運(yùn)用方法，收獲良多。此次我初次接觸課程設(shè)計(jì)，過(guò)程還不夠完善，其中的不足還望諒解指正。參考文獻(xiàn)：參