eda課程設(shè)計(jì)報(bào)告--樂曲發(fā)生器

1、<p><b>　　EDA課程設(shè)計(jì)</b></p><p>　　————樂曲硬件演奏電路設(shè)計(jì)</p><p>　　學(xué) 院:電子信息工程學(xué)院</p><p>　　專業(yè)班級:通信工程091501</p><p>　　姓 名: </p><p>　　學(xué) 號:

2、 </p><p>　　指導(dǎo)教師: </p><p><b>　　2011年12月</b></p><p><b>　　目錄</b></p><p>　　一：設(shè)計(jì)任務(wù)要求……………………………………………3</p><p>　　二：總體框圖………………………

3、…………………………3</p><p>　　三：選擇器件…………………………………………………4</p><p>　　四：功能模塊：………………………………………………5</p><p>　　1：Songer模塊………………………………………………6</p><p>　　1）NoteTabs模塊（程序 仿真圖）……………………6</p&

4、gt;<p>　　2）ToneTaba模塊（程序 仿真圖）……………………7</p><p>　　3）Speakera模塊（程序 仿真圖）……………………9</p><p>　　2：div模塊（程序 仿真圖）………………………………12</p><p>　　3：七段譯碼器模塊（程序）………………………………14</p><p>

5、　　4. 頂層設(shè)計(jì)VHDL描述songer模塊………………………16</p><p>　　五：總體電路設(shè)計(jì)圖………………………………………18</p><p>　　六：管腳分配…………………………………………………19</p><p>　　七：結(jié)束語和心得體會……………………………………19</p><p>　　八：參考資料………………………

6、…………………………21</p><p><b>　　一、課題要求：</b></p><p>　　設(shè)計(jì)一個硬件樂曲演奏電路：（1）利用數(shù)控分頻器設(shè)計(jì)硬件樂曲演奏電路。（2）利用給定的音符數(shù)據(jù)定制ROM“music”。 （3）設(shè)計(jì)乘法器邏輯框圖，并在QuartusII上完成全部設(shè)計(jì)。（4）與演奏發(fā)音相對應(yīng)的簡譜碼輸出在數(shù)碼管上顯示。</p><

7、;p><b>　　二、總體框圖</b></p><p>　　該主系統(tǒng)由三個模塊：Songer.vhd、div.vhd、SEG7.Vhd(7段譯碼器)組成。</p><p>　?、偈紫榷ㄖ芐onger.Vhd，此模塊包括3個小模塊，分別是NoteTabs模塊，ToneTaba模塊，Speakera模塊，此外，我們還需建立一個名為“music”的LPM_ROM模塊與

8、NoteTabs模塊連接。</p><p>　?、诟鶕?jù)給出的乘法器邏輯原理圖及其模塊的VHDL描述在QUARTUS2上完成設(shè)計(jì)。③完成編譯，綜合，仿真，管腳分配，編程下載。</p><p>　　1．對于模塊NoteTabs的功能描述：該模塊的功能就是定義音符數(shù)據(jù)ROM“music”隨著該模塊中的計(jì)數(shù)器控制時鐘頻率速率作加法計(jì)數(shù)時，即地址值遞增時，音符數(shù)據(jù)ROM中的音符數(shù)據(jù)。將從ROM中通過

9、ToneIndex[4..0]端口輸向ToneTaba模塊，演奏《揮著翅膀的女孩兒》《菊花臺》。在該模塊中設(shè)置了一個8位二進(jìn)制計(jì)數(shù)器（計(jì)數(shù)最大值為197），作為音符數(shù)據(jù)ROM的地址發(fā)生器。這個計(jì)數(shù)器的計(jì)數(shù)頻率為4Hz，即每一計(jì)數(shù)值的停留時間為0.25秒，恰為當(dāng)全音符設(shè)為1秒時，四四拍的4分音符持續(xù)時間。</p><p>　　2．對于模塊ToneTaba，是樂曲簡譜碼對應(yīng)的分頻預(yù)置數(shù)查找表電路，其中設(shè)置了樂曲的全部

10、音符所對應(yīng)的分頻置數(shù)，每一音符的停留時間由音樂節(jié)拍和音調(diào)發(fā)生器模塊NoteTabs的CLK的輸入頻率決定，這些值由對應(yīng)于ToneTaba的4位輸入值Index[4..0]確定，最多有16種可選值。輸向ToneTaba中Index[4..0]的值ToneIndex[4..0]的輸出值與持續(xù)的時間由模塊NoteTabs決定。</p><p>　　3．模塊Speakera是一個數(shù)控分頻器，音符的頻率可由此模塊獲得。由C

11、LK端輸入一具有較高頻率的信號，通過Speakera分頻后由SPKOUT輸出。由于直接從數(shù)控分頻器中出來的輸出信號是脈寬極窄的脈沖式信號。為了利用驅(qū)動揚(yáng)聲器，需加一個D觸發(fā)器以均衡其占空比，頻率將是原來的1/2。Speakera對CLK輸入信號的分頻比由預(yù)置數(shù)Tone決定。SPKOUT的輸出頻率將決定每一音符的音調(diào)。</p><p>　　4. SEG7 模塊是一個七段譯碼器，作用是在硬件上顯示音頻的高低，用0到7

12、分別對應(yīng)空節(jié)拍、do、ri、mi、fa、suo、la、xi，高音時，LED亮，數(shù)碼管顯示對應(yīng)數(shù)字。</p><p><b>　　三、選擇器件</b></p><p>　　1.EP1C12Q240C8芯片及相應(yīng)的連接設(shè)備</p><p><b>　　2.外置揚(yáng)聲器</b></p><p><b&

13、gt;　　3.7段數(shù)碼管</b></p><p><b>　　計(jì)算機(jī)</b></p><p><b>　　LED燈一個</b></p><p><b>　　四、功能模塊</b></p><p>　　1．對于模塊Songer?！稉]著翅膀的女孩兒》《菊花臺》樂譜如下：&

14、lt;/p><p><b>　　LPM_ROM模塊</b></p><p>　　定義音符數(shù)據(jù)ROM“music”。 Music模塊存放樂曲中的音符數(shù)據(jù)，它是利用LPM-ROM來實(shí)現(xiàn)的，將樂譜中相應(yīng)的音符放在一個連續(xù)的地址上。它首先是編寫音符數(shù)據(jù)文件，將樂譜中相應(yīng)的音符存放在一個連續(xù)的地址上。因?yàn)?拍的時間定為1秒，提供的是4Hz的時鐘頻率（即1/4拍的整數(shù)倍），則需將這個

15、音符存儲在相應(yīng)次數(shù)的連續(xù)幾個地址上。然后對音符數(shù)據(jù)進(jìn)行ROM定制。</p><p>　　隨著NoteTabs中的計(jì)數(shù)器按時鐘頻率速度作加法計(jì)數(shù)時，音符數(shù)據(jù)將從ROM中通過ToneIndex端口輸向ToneTaba模塊。</p><p>　　2）NoteTabs模塊的程序：</p><p>　　library ieee;</p><p>　　u

16、se ieee.std_logic_1164.all;</p><p>　　use ieee.std_logic_unsigned.all;</p><p>　　entity NoteTabs is </p><p>　　port (clk : in std_logic;</p><p>　　ToneIndex : out std_logic

17、_vector(4 downto 0));</p><p><b>　　end;</b></p><p>　　architecture one of NoteTabs is </p><p>　　component MUSIC</p><p><b>　　PORT(</b></p>&

18、lt;p>　　address: IN STD_LOGIC_VECTOR (7 DOWNTO 0);</p><p>　　clock: IN STD_LOGIC ;</p><p>　　q: OUT STD_LOGIC_VECTOR (4 DOWNTO 0)</p><p><b>　　);</b></p><

19、;p>　　END component;</p><p>　　signal Counter : std_logic_vector(7 downto 0);</p><p><b>　　begin</b></p><p>　　CNT8 : process(clk,Counter)</p><p><b>　　

20、begin</b></p><p>　　if Counter=138 then Counter<="00000000";</p><p>　　elsif (clk'event and clk='1') then Counter<=Counter+1;end if;</p><p>　　end pro

21、cess;</p><p>　　u1: MUSIC port MAP (address=>Counter,q=>ToneIndex,clock=>clk);</p><p><b>　　end;</b></p><p><b>　　其仿真波形如下：</b></p><p>　　3)

22、 對于模塊ToneTaba</p><p>　　ToneTaba是樂曲簡譜碼對應(yīng)的分頻預(yù)置數(shù)查表電路。 </p><p>　　以下為ToneTaba的模塊程序：</p><p>　　library ieee;</p><p>　　use ieee.std_logic_1164.all;</p><p

23、>　　entity ToneTaba is</p><p>　　port( Index : in std_logic_vector(4 downto 0);</p><p>　　CODE : out std_logic_vector(3 downto 0);</p><p>　　HIGH : out std_logic;</p><p>

24、;　　Tone : out std_logic_vector(10 downto 0));</p><p><b>　　end;</b></p><p>　　architecture one of ToneTaba is </p><p><b>　　begin</b></p><p>　　Sear

25、ch: process(Index)</p><p><b>　　begin</b></p><p>　　case Index is </p><p>　　when "00000" => Tone<="11111111111";CODE<="0000";HIGH<

26、;='0'; --2047</p><p>　　when "00001" => Tone<="01100000101";CODE<="0001";HIGH<='0'; --773</p><p>　　when "00010" => Tone<=

27、"01110010000";CODE<="0010";HIGH<='0'; --912</p><p>　　when "00011" => Tone<="10000001100";CODE<="0011";HIGH<='0'; --1036<

28、/p><p>　　when "00101" => Tone<="10010101101";CODE<="0101";HIGH<='0'; --1197</p><p>　　when "00110" => Tone<="10100001010";

29、CODE<="0110";HIGH<='0'; --1290</p><p>　　when "00111" => Tone<="10101011100";CODE<="0111";HIGH<='0'; --1372</p><p>　　when

30、 "01000" => Tone<="10110000010";CODE<="0001";HIGH<='1'; --1410</p><p>　　when "01001" => Tone<="10111001000";CODE<="0010&quo

31、t;;HIGH<='1'; --1480</p><p>　　when "01010" => Tone<="11000000110";CODE<="0011";HIGH<='1'; --1542</p><p>　　when "01011" =>

32、; Tone<="11000101011";CODE<="0100";HIGH<='1'; --1579</p><p>　　when "01100" => Tone<="11001010110";CODE<="0101";HIGH<='1'

33、; --1622</p><p>　　when "01101" => Tone<="11010000100";CODE<="0110";HIGH<='1'; --1668</p><p>　　when "01110" => Tone<="110101

34、10101";CODE<="0111";HIGH<='1'; --1717</p><p>　　when "01111" => Tone<="11011000000";CODE<="0001";HIGH<='1'; --1728</p><

35、;p>　　when "10000" => Tone<="11011101010";CODE<="0010";HIGH<='1'; --1770</p><p>　　when "10001" => Tone<="11100000111";CODE<=&q

36、uot;0011";HIGH<='1'; --1799</p><p>　　when others=>NULL;</p><p>　　end case;</p><p>　　end process;</p><p><b>　　end;</b></p><

37、p><b>　　該模塊的波形圖為：</b></p><p>　　4) 對于Speakera模塊</p><p>　　音符的頻率是由該模塊獲得</p><p>　　音符頻率的獲得：多個不同頻率的信號可通過對某個基準(zhǔn)頻率進(jìn)行分頻器獲得。該程序選取750KHz的基準(zhǔn)頻率。由于現(xiàn)有的高頻時鐘脈沖信號的頻率為12MHz，需對其進(jìn)行16分頻，才能獲得

38、750KHz的基準(zhǔn)頻率。對基準(zhǔn)頻率分頻后的輸出信號是一些脈寬極窄的尖脈沖信號。為提高輸出信號的驅(qū)動能力，以使揚(yáng)聲器有足夠的功率發(fā)音，需要再通過一個分頻器(D觸發(fā)器)將原來的分頻器的輸出脈沖均衡為對稱方波，這時的頻率將是原來的1/2，即為375KHz。</p><p>　　各個音符的頻率及其對應(yīng)的分頻系數(shù)（基準(zhǔn)頻率375KHz）</p><p>　　Speakera的模塊程序：</p&

39、gt;<p>　　library ieee;</p><p>　　use ieee.std_logic_1164.all;</p><p>　　use ieee.std_logic_unsigned.all;</p><p>　　entity speakera is</p><p>　　port(clk:in std_logic

40、;</p><p>　　tone:in std_logic_vector(10 downto 0);</p><p>　　spks:out std_logic);</p><p><b>　　end;</b></p><p>　　architecture one of speakera is</p><

41、;p>　　signal preclk,fullspks:std_logic;</p><p><b>　　begin</b></p><p>　　divideclk:process(clk)</p><p>　　variable count4:std_logic_vector(3 downto 0);</p><p&g

42、t;<b>　　begin</b></p><p>　　preclk<='0';</p><p>　　if count4>11 then preclk<='1';count4:="0000";</p><p>　　elsif clk'event and clk=

43、9;1' then count4:=count4+1;</p><p><b>　　end if;</b></p><p>　　end process;</p><p>　　genspks:process(preclk,tone)</p><p>　　variable count11:std_logic_vect

44、or(10 downto 0);</p><p><b>　　begin</b></p><p>　　if preclk'event and preclk='1' then </p><p>　　if count11="11111111111"then count11:=tone; fullspks&

45、lt;='1';</p><p>　　else count11:=count11+1;fullspks<='0';end if;</p><p><b>　　end if;</b></p><p>　　end process;</p><p>　　delayspks:process(

46、fullspks)</p><p>　　variable count2 :std_logic;</p><p><b>　　begin</b></p><p>　　if fullspks'event and fullspks ='1' then count2:=not count2;</p><p&g

47、t;　　if count2='1' then spks<='1';</p><p>　　else spks<='0';end if;</p><p><b>　　end if;</b></p><p>　　end process;</p><p><b&g

48、t;　　end;</b></p><p>　　speakera的仿真圖如下：</p><p><b>　　2.div模塊</b></p><p>　　由于我們所使用的硬件設(shè)備不能滿足我們所需要的兩個CLK輸出的頻率，所以我們使用一個分頻器來實(shí)現(xiàn)把一個50MHz的晶體振蕩頻率分成一個12MHz，一個8Hz兩個分頻率，再把兩個頻率分別給

49、所需的兩個模塊，div模塊的程序：</p><p>　　LIBRARY ieee;</p><p>　　use ieee.std_logic_1164.all;</p><p>　　use ieee.std_logic_unsigned.all;</p><p>　　ENTITY div IS</p><p><

50、b>　　PORT(</b></p><p>　　clk :IN STD_LOGIC; </p><p>　　CLK12MHz,CLK8Hz: OUT std_logic);</p><p><b>　　END div;</b></p><p>　　ARCHITECTURE one of div is&

51、lt;/p><p><b>　　begin</b></p><p>　　nana:process(clk)</p><p>　　variable cnt:integer range 0 to 2;</p><p>　　variable tmp:std_logic;</p><p><b>　

52、　begin</b></p><p>　　if(clk'event and clk='1')then</p><p>　　if cnt>=1 then</p><p><b>　　cnt:=0;</b></p><p>　　tmp:=not tmp;</p><

53、;p><b>　　else</b></p><p>　　cnt:=cnt+1;</p><p><b>　　end if;</b></p><p><b>　　end if;</b></p><p>　　CLK12MHz<=tmp;</p><p

54、>　　end process nana;</p><p>　　nbnb:process(clk)</p><p>　　variable cnt:integer range 0 to 3125000;</p><p>　　variable tmp:std_logic;</p><p><b>　　begin</b>&

55、lt;/p><p>　　if(clk'event and clk='1')then</p><p>　　if cnt>=3124999 then</p><p><b>　　cnt:=0;</b></p><p>　　tmp:=not tmp;</p><p><b

56、>　　else</b></p><p>　　cnt:=cnt+1;</p><p><b>　　end if;</b></p><p><b>　　end if;</b></p><p>　　CLK8Hz<=tmp;</p><p>　　end pro

57、cess nbnb;</p><p><b>　　end one;</b></p><p><b>　　此程序的仿真圖為：</b></p><p>　?。ㄓ捎贑LK8Hz過于小，所以在仿真圖中看不到）</p><p><b>　　地址線分配</b></p><

58、;p><b>　　3.七段數(shù)碼管模塊</b></p><p>　　此時VGA的狀態(tài)為0010</p><p>　　此部分程序應(yīng)用我們前面用過的SEG7模塊即可實(shí)現(xiàn)，程序?yàn)椋?lt;/p><p>　　library ieee;</p><p>　　use ieee.std_logic_1164.all;</p>

59、;<p>　　use ieee.std_logic_unsigned.all;</p><p>　　ENTITY SEG7 IS</p><p>　　PORT(num:IN std_logic_vector(3 downto 0);</p><p>　　A:OUT std_logic;</p><p>　　B:OUT std_l

60、ogic;</p><p>　　C:OUT std_logic;</p><p>　　D:OUT std_logic;</p><p>　　E:OUT std_logic;</p><p>　　F:OUT std_logic;</p><p>　　G:OUT std_logic;</p><p>

61、;　　DP:OUT std_logic</p><p><b>　　);</b></p><p><b>　　END SEG7;</b></p><p>　　ARCHITECTURE fun OF SEG7 IS</p><p>　　signal led:std_logic_vector(6 dow

62、nto 0);</p><p><b>　　BEGIN</b></p><p>　　A<=led(6);</p><p>　　B<=led(5);</p><p>　　C<=led(4);</p><p>　　D<=led(3);</p><p>　

63、　E<=led(2);</p><p>　　F<=led(1);</p><p>　　G<=led(0);</p><p><b>　　DP<='0';</b></p><p>　　led<="1111110"when num="0000&quo

64、t;else</p><p>　　"0110000"when num="0001"else</p><p>　　"1101101"when num="0010"else</p><p>　　"1111001"when num="0011"else&

65、lt;/p><p>　　"0110011"when num="0100"else</p><p>　　"1011011"when num="0101"else</p><p>　　"1011111"when num="0110"else</p&g

66、t;<p>　　"1110000"when num="0111"else</p><p>　　"1111111"when num="1000"else</p><p>　　"1111011"when num="1001"else</p><

67、;p>　　"1110111"when num="1010"else</p><p>　　"0011111"when num="1011"else</p><p>　　"1001110"when num="1100"else</p><p>　

68、　"0111101"when num="1101"else</p><p>　　"1001111"when num="1110"else</p><p>　　"1000111"when num="1111";</p><p><b>　　

69、END fun;</b></p><p>　　4.頂層設(shè)計(jì)VHDL描述 songer 模塊</p><p>　　Songer模塊就是頂層設(shè)計(jì)文件，所有的模塊都由它調(diào)用。</p><p>　　該Songer模塊的程序?yàn)?</p><p>　　library ieee;</p><p>　　use ieee.s

70、td_logic_1164.all;</p><p>　　entity Songer is </p><p>　　port( CLK12MHZ : in std_logic;</p><p>　　CLK8HZ : in std_logic;</p><p>　　CODE1 : out std_logic_vector(3 downto 0);

71、</p><p>　　HIGH1 : out std_logic;</p><p>　　SPKOUT : out std_logic);</p><p><b>　　end;</b></p><p>　　architecture one of Songer is </p><p>　　compon

72、ent NoteTabs is </p><p>　　port (clk : in std_logic;</p><p>　　ToneIndex : out std_logic_vector(3 downto 0));</p><p>　　end component;</p><p>　　component ToneTaba</p>

73、;<p>　　port( Index : in std_logic_vector(3 downto 0);</p><p>　　CODE : out std_logic_vector(3 downto 0);</p><p>　　HIGH : out std_logic;</p><p>　　Tone : out std_logic_vector(10

74、 downto 0));</p><p>　　end component;</p><p>　　component Speakera</p><p>　　port(clk : in std_logic;</p><p>　　Tone : in std_logic_vector(10 downto 0);</p><p>

75、;　　SpkS : out std_logic);</p><p>　　end component;</p><p>　　signal Tone : std_logic_vector(10 downto 0);</p><p>　　signal ToneIndex : std_logic_vector(3 downto 0); </p><p&

76、gt;<b>　　begin</b></p><p>　　u1:NoteTabs port map (clk=>CLK8HZ,ToneIndex=>ToneIndex);</p><p>　　u2: ToneTaba port map (Index=>ToneIndex,Tone=>Tone,CODE=>CODE1,HIGH=>H

77、IGH1);</p><p>　　u3: Speakera port map (clk=>CLK12MHZ,Tone=>Tone,SpkS=>SPKOUT);</p><p><b>　　end;</b></p><p>　　頂層設(shè)計(jì)的仿真結(jié)果如下：</p><p>　　將Songer模塊設(shè)為當(dāng)前文件，

78、進(jìn)行編譯，編譯成功：</p><p><b>　　五、總體設(shè)計(jì)電路圖</b></p><p><b>　　六．管腳分配</b></p><p>　　電路的頂層文件管腳分配圖如下：</p><p>　　連線及下載 在硬件電路上實(shí)現(xiàn)此程序 CLK接50MHz晶振輸入，高音HIGH接IO9，然后再與

79、LED連接，SPKOUT接IO10，然后與揚(yáng)聲器連接。</p><p>　　下載頂層文件前，此前必須對ROM進(jìn)行全局編譯</p><p>　　七、結(jié)束語和心得體會 </p><p>　　在這兩三周的時間里，通過去圖書館查找EDA設(shè)計(jì)與實(shí)踐，及關(guān)于FPGA設(shè)計(jì)實(shí)踐教程方面的圖書（相關(guān)的書籍有數(shù)字邏輯EDA設(shè)計(jì)與設(shè)計(jì)及CPLD/FPGA與ASIC設(shè)計(jì)實(shí)踐教程）。然后又在

80、網(wǎng)上廣泛查找關(guān)于此類的文檔或者其他相關(guān)的資料，一開始的時候當(dāng)查找到這些相關(guān)的資料之后就以為萬事大吉了，只有將相關(guān)的程序復(fù)制下，再按照視頻上的教程那樣，保存、建立項(xiàng)目工程、運(yùn)行程序、建立頂層模塊等等類型的就行了，覺得很簡單。</p><p>　　可是當(dāng)真的操作起來就發(fā)現(xiàn)遇到了許多的困難，首先填寫MUSIC文件表格里的512個數(shù)字就很累，不過這只是體力活，不是很傷腦筋，可是那個剛弄完了之后我卻又遇到了問題，那就是將N

81、OTETABS模塊程序復(fù)制到Quartus2的界面上后再運(yùn)行其程序時才發(fā)現(xiàn)有很多的錯誤，開始的時候一直不清楚怎么解決這些錯誤，還后來同學(xué)幫忙才發(fā)現(xiàn)原來，文檔在程序中應(yīng)用中文說明時沒有加說明符，軟件無法識別才導(dǎo)致很多錯誤，不過這么疑難解除后卻還遇到一個問題是“1:music port map(address=>counter,q=>toneindex,inclock=>clk);”錯誤提示是在文件夾中無法查找到文件<

82、;/p><p>　　名為“MUSIC”的文件，可是明明我們已經(jīng)在NOTETABS模塊里的文件夾里建立一個MUSIC.mif文件，可是卻無法識別，我在和同學(xué)苦苦查找都無果的情況下去詢問了老師，而且我在做這個EDA課程設(shè)計(jì)的時候發(fā)現(xiàn)很多看似很簡單的事情，只要錯了一點(diǎn)點(diǎn)（哪怕是錯了一個字母）這個程序也無法運(yùn)行，做我們這些程序員的要求我們無論做什么事都需要一絲不茍的思路和認(rèn)真的心態(tài)，而且在查找資料的時候我發(fā)現(xiàn)很多以前看到的電

83、子創(chuàng)新作品都是用到了我學(xué)的EDA技術(shù)的，而且當(dāng)這個課設(shè)做出來了成果，看到了頂層模塊的仿真圖形之后我有一種無法形容的喜悅，很多事物看似簡單，可是當(dāng)自己真的做出了它的真實(shí)結(jié)果時，自己不僅發(fā)現(xiàn)自己在不知不覺中學(xué)會了很多關(guān)于EDA的知識點(diǎn)，而且增強(qiáng)了自己的自信心。所以我覺得做這個EDA課程設(shè)計(jì)對我以后的思維方式和增加我對本專業(yè)的興趣還是很有幫助的，總體感覺還是很不錯的。</p><p><b>　　八．參考資料

84、</b></p><p>　　【1】潘松，黃繼業(yè)。EDA技術(shù)與 VHDL（第三版）.北京：清華大學(xué) 出版社，2009.</p><p>　　【2】陳賾。CPLD/FPGA與ASIC設(shè)計(jì)實(shí)踐課程（第二版）。北京：科學(xué)出版社，2010.</p><p>　　【3】劉昌華，張希。數(shù)字邏輯EDA設(shè)計(jì)與實(shí)踐（第二版）。北京：國防工業(yè)出版社，2009。</p&