版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、DesignofAHighSpeedFeedForwardEqualizerandADigitalPhaseLockedLoopin018l上mCMOSTechnologyAThesisSubmittedtoSoutheastUniversityFortheAcademicDegreeofMasterofEngineeringBYHeYong—shengSupervisedbyProfHuQingshengSchoolofInforma
2、tionScienceandEngineeringSoutheastUniversityMarch2015摘要摘要隨著大數(shù)據(jù)、云計(jì)算、移動(dòng)互聯(lián)網(wǎng)等技術(shù)的興起和發(fā)展,人們對(duì)通信系統(tǒng)帶寬的需求日益增加。高速、高可靠性、低成本的數(shù)據(jù)通信越來(lái)越成為國(guó)內(nèi)外的研究熱點(diǎn)。本文研究了高速前饋均衡器的設(shè)計(jì),采用018岫CMOS工藝設(shè)計(jì)了工作速率為625Gb/s的3抽頭,T/2間隔的FIR前饋均衡器。為了拓展帶寬,設(shè)計(jì)中采用源極電容衰減電路作為延時(shí)單元,并
3、采用延時(shí)鎖定環(huán)和負(fù)載校準(zhǔn)技術(shù),以降低工藝角變化對(duì)均衡器性能的影響。該前饋均衡器已經(jīng)流片并進(jìn)行了測(cè)試,包括焊盤在內(nèi)的芯片面積為O67074舢n2。測(cè)試結(jié)果顯示對(duì)于經(jīng)過(guò)18、24以及30英寸PCB信道,碼間干擾嚴(yán)重的625Gb/s偽隨機(jī)序列信號(hào),均衡后眼圖都得到了一定程度的改善,表明本文設(shè)計(jì)的前饋均衡器能夠減小碼間干擾,改善信號(hào)眼圖。本文還研究了應(yīng)用于高速以太網(wǎng)的全數(shù)字鎖相環(huán)的設(shè)計(jì)。該數(shù)字鎖相環(huán)采用半定制和全定制相結(jié)合的設(shè)計(jì)方法,能夠?yàn)?0
4、GE和100GE的物理編碼子層提供變速箱所需的6445MHz的時(shí)鐘。本文首先通過(guò)建立數(shù)字控制振蕩器和鑒相器的行為級(jí)模型,快速地仿真驗(yàn)證了全數(shù)字鎖相環(huán)的功能。在此基礎(chǔ)上,采用0189inCMOS工藝完成了全數(shù)字鎖相環(huán)的版圖設(shè)計(jì)并己提交流片,芯片的版圖面積為044O44mill2,其中核心面積為004mm2。后仿真結(jié)果表明,全數(shù)字鎖相環(huán)的捕獲范圍為47679624MHz,在6445MHz處的峰峰抖動(dòng)小于60ps,RMS抖動(dòng)小于831ps,在
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 0.18μmcmos工藝的高速前饋均衡器(ffe)設(shè)計(jì)
- 基于0.18μmcmos工藝的全數(shù)字鎖相環(huán)設(shè)計(jì)
- 0.18μmcmos工藝的高速判決反饋均衡器(dfe)設(shè)計(jì)
- 0.18μmcmos工藝單片集成鎖相環(huán)設(shè)計(jì)
- 0.18μmcmos工藝單片集成鎖相環(huán)設(shè)計(jì)
- 基于0.18μmcmos工藝電荷泵鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)
- 0.18μmcmos工藝的6.25gbs自適應(yīng)判決反饋均衡器的研究與設(shè)計(jì)
- 0.18μmcmos6.25gbs模擬自適應(yīng)均衡器的研究與設(shè)計(jì)
- 0.18μmcmos工藝622mhz電荷泵鎖相環(huán)設(shè)計(jì)
- 基于0.18μmcmos工藝低功耗電荷泵鎖相環(huán)電路設(shè)計(jì)
- 數(shù)字均衡器的設(shè)計(jì)及Verilog實(shí)現(xiàn).pdf
- 全數(shù)字鎖相環(huán)的設(shè)計(jì)
- 高速低抖動(dòng)全數(shù)字鎖相環(huán)的設(shè)計(jì)研究.pdf
- 基于PSP的盲均衡器設(shè)計(jì).pdf
- 高速自適應(yīng)判決反饋均衡器的設(shè)計(jì).pdf
- 基于FPGA的盲均衡器的設(shè)計(jì).pdf
- 高速鎖相環(huán)的研究與設(shè)計(jì)設(shè)計(jì)
- 智能全數(shù)字鎖相環(huán)的設(shè)計(jì)
- 基于fpga的數(shù)字鎖相環(huán)設(shè)計(jì)[開(kāi)題報(bào)告]
- 基于SiGe BiCMOS工藝的高速、低功耗鎖相環(huán)的設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論