0.18μmcmos工藝的6.25gbs自適應(yīng)判決反饋均衡器的研究與設(shè)計(jì)

1、StudyandDesignof625Gb／sAdaptiveDecisionFeedbackEqualizerinO18pmCMOSTechnologyAThesisSubmittedtoSoutheastUniversityFortheAcademicDegreeofMasterofEngineeringBY‘f砌XiaoSupervisedbybyProfHuQingshengSchoolofInformationSciencea

2、ndEngineeringSoutheastUniversityMarch2015摘要摘要隨著數(shù)據(jù)傳輸速率的提高，由信道中存在的高頻損耗、反射、串?dāng)_、噪聲等非理想特性造成的碼問干擾是影響數(shù)據(jù)速率進(jìn)一步提高的關(guān)鍵因素。相比于開發(fā)新材料、連接器以及提高芯片封裝技術(shù)，在低成本連接技術(shù)的基礎(chǔ)上提高I／O電路的均衡能力以補(bǔ)償信號(hào)失真，更具成本優(yōu)勢。另外，由于信道特性未知或存在時(shí)變性，在均衡技術(shù)中引入自適應(yīng)也成為了研究重點(diǎn)。本文主要研究了基于TSM

3、C018tmaCMOS工藝的625Gb／s自適應(yīng)判決反饋均衡器，并用數(shù)字和模擬兩種方式實(shí)現(xiàn)了符號(hào)符號(hào)最小均方自適應(yīng)算法。實(shí)現(xiàn)的DFE采用2抽頭半速率結(jié)構(gòu)以滿足速率、功耗和均衡性能的合理折中。數(shù)字自適應(yīng)模塊工作速率為78125MHz，采用“預(yù)判斷”結(jié)構(gòu)減輕了對(duì)時(shí)序的嚴(yán)格要求，并采用5比特23分段式電流型結(jié)構(gòu)數(shù)模轉(zhuǎn)換器實(shí)現(xiàn)抽頭系數(shù)的更新，充分利用了兩種譯碼方式的優(yōu)點(diǎn)，減小了電路的規(guī)模和功耗。模擬自適應(yīng)模塊工作速率為15625GHz，采用雙差

4、分輸入靈敏放大器進(jìn)行誤差檢測，系數(shù)更新則由Gilbert乘法器和模擬積分器實(shí)現(xiàn)，進(jìn)一步簡化了自適應(yīng)電路的設(shè)計(jì)，在減小芯片面積的同時(shí)，提高了自適應(yīng)模塊的工作速率。數(shù)字自適應(yīng)判決反饋均衡器已經(jīng)流片并進(jìn)行了測試，包括焊盤在內(nèi)的芯片整體面積為06x055=033mm2。測試結(jié)果表明該均衡器在625Gb／s的數(shù)據(jù)速率下能夠正常工作，均衡后信號(hào)眼圖水平張開度大于08UI，自適應(yīng)模塊能很好地跟蹤信道特性的變化，對(duì)不同速率、不同長度的背板傳輸線能夠進(jìn)行