高速判決反饋均衡器及PRMLSD的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著物聯(lián)網(wǎng)、5G系統(tǒng)和云計(jì)算等技術(shù)的興起與發(fā)展，人們對于通信系統(tǒng)中的數(shù)據(jù)傳輸速率要求越來越高。高速傳輸系統(tǒng)信道中的高頻損耗、反射、串?dāng)_、噪聲等非理想特性造成的碼間干擾是影響數(shù)據(jù)速率進(jìn)一步提高的關(guān)鍵因素。采用高性能、低成本的均衡器可以解決大部分非理想因素帶來的問題，因而成為國內(nèi)外高速通信系統(tǒng)中的研究熱點(diǎn)。
　　本文主要研究10Gbps高速串行通信系統(tǒng)中的判決反饋均衡器(DFE)以及部分響應(yīng)最大似然序列檢測(PRMLSD)的設(shè)計(jì)與實(shí)現(xiàn)

2、。本文首先基于Matlab和ADS平臺上對包含信號源、信道和DEF模塊的高速串行通信系統(tǒng)進(jìn)行了仿真分析，分析比較了DFE在各種不同的信道條件以及不同數(shù)據(jù)傳輸速率下的性能表現(xiàn)。在此基礎(chǔ)上本文采用0.18μm CMOS工藝設(shè)計(jì)了工作速率為10Gb/s的兩抽頭判決反饋均衡器。為了更好的適應(yīng)信道條件變化，本文的DFE帶有自適應(yīng)性模塊，該模塊采用模擬最小均方(LMS)算法實(shí)現(xiàn)。同時(shí)為了滿足速率要求，DFE采用半速率結(jié)構(gòu)。該DFE已經(jīng)提交流片，包括

3、焊盤在內(nèi)芯片面積為600μm×550μm=0.33mm2。后仿真結(jié)果表明該DFE可以工作在10Gb/s的數(shù)據(jù)速率。
　　本文還研究了PRMLSD的建模與實(shí)現(xiàn)方法。本文的PRMLSD采用維特比算法實(shí)現(xiàn)，主要包括三個(gè)模塊:分支度量單元、ACS單元以及幸存信息存儲單元。在譯碼過程中，PRMLSD采用回溯法進(jìn)行最后的譯碼輸出，為防止溢出，定時(shí)對幸存路徑存儲單元進(jìn)行最小值消除操作。本文給出了PRMLSD的邏輯綜合結(jié)果及綜合報(bào)告。最后，論文還