0.18μmcmos工藝的高速前饋均衡器(ffe)設(shè)計(jì)

1、DesignofAHighSpeedFeedForwardEqualizerin018ttmCMOSTechnologyAThesisSubmittedtoSoutheastUniversityFortheAcademicDegreeofMasterofEngineeringBYGaoJianSupervisedbyProfHUQingsheng一一一SchoolofInformationScienceandEngineeringSou

2、theastUniversityMarch2013摘要摘要隨著傳輸速率的不斷提升，傳統(tǒng)背板信道上的信號(hào)會(huì)受到趨膚效應(yīng)、介質(zhì)損耗和相鄰信道間干擾等非理想因素的影響，從而導(dǎo)致碼間干擾的產(chǎn)生。碼間干擾會(huì)增大誤碼率，使得信號(hào)眼圖閉合。為確保串行器／解串器(SerDes)接收機(jī)正確接收和恢復(fù)數(shù)據(jù)信號(hào)，在背板上進(jìn)行高速數(shù)據(jù)傳輸時(shí)必須采用相應(yīng)的信道補(bǔ)償技術(shù)——即信道均衡技術(shù)來(lái)消除碼間干擾。本文主要研究了基于018proCMOS工藝的高速前饋均衡器電路

3、的設(shè)計(jì)和實(shí)現(xiàn)，該均衡器可用于SerDes接收機(jī)中消除和減輕信道對(duì)信號(hào)傳輸?shù)挠绊?。在詳?xì)介紹碼間干擾產(chǎn)生機(jī)理和均衡器結(jié)構(gòu)的基礎(chǔ)上，根據(jù)設(shè)計(jì)指標(biāo)要求，選擇3抽頭分?jǐn)?shù)間隔前饋均衡器來(lái)實(shí)現(xiàn)均衡功能。該前饋均衡器由帶抽頭的延時(shí)線、乘法器、加法器和輸出緩沖電路構(gòu)成。在延時(shí)線和輸出模塊中分別采用了有源電感峰化技術(shù)和電容衰減技術(shù)來(lái)滿足帶寬要求。同時(shí)，為簡(jiǎn)化設(shè)計(jì)，設(shè)計(jì)的前饋均衡器的抽頭系數(shù)為固定值。本文完成了前饋均衡器的版圖設(shè)計(jì)和后仿真，包括焊盤在內(nèi)的版

4、圖面積為5001maX5101am，后仿真結(jié)果表明所設(shè)計(jì)的均衡器能夠優(yōu)化經(jīng)過(guò)長(zhǎng)線傳輸后的信號(hào)眼圖，性能滿足設(shè)計(jì)指標(biāo)。該均衡器還進(jìn)行了流片，并完成了測(cè)試工作，測(cè)試結(jié)果顯示該均衡器對(duì)577Gb／S的偽隨機(jī)信號(hào)有比較明顯的均衡作用，均衡后的眼圖張開度得到了較大的改進(jìn)。在分析測(cè)試結(jié)果的基礎(chǔ)上，本文還研究了帶延時(shí)鎖定環(huán)路的均衡器結(jié)構(gòu)。該鎖定環(huán)路能夠降低工藝角和溫度變化對(duì)延時(shí)線性能的影響，從而減小前饋均衡器在不同工藝角下性能偏差，提高均衡效果。關(guān)鍵