基于斷言的仿真算法與實現(xiàn).pdf

1、verilog是當前應用最為廣泛的硬件設(shè)計語言之一，它可以用于硬件系統(tǒng)各種級別的設(shè)計、綜合、仿真。PSL是一種標準的描述硬件和嵌入式系統(tǒng)規(guī)范的語言(IEEE-1850)。PSL的簡單子集PSLS<'simple>是指滿足單調(diào)時序步進的PSL語言子集，較易被模擬仿真。本文主要研究了基于PSL斷言的verilog仿真算法和實現(xiàn)技術(shù)。 本文首先研究了作用在有限長字符串上的PSL公式滿足強度，然后分別對PSL強滿足、弱滿足和強違背提出了

2、在有限字符串上的組合定律，由此本文定義了檢測PSL<'simple>公式強滿足、未決和強違背的條件。本文使用自動機作為PSL<'simple>動態(tài)驗證器的驗證引擎。雖然交替式自動機(AFA)在表示線性時態(tài)邏輯時具有線性空間復雜度，但是PSL是帶循環(huán)的ω語言，AFA也不支持同步PSL“長度匹配語句”的所有分支，所以本文提出了局部變量增強的交替式自動機(LAFA)，解決分支同步和循環(huán)計數(shù)的問題。 本文也重點討論了基于斷言的仿真器實現(xiàn)