芯片驗(yàn)證測試及失效分析技術(shù)研究.pdf

1、本文針對(duì)中科院計(jì)算所龍芯CPU芯片等驗(yàn)證測試項(xiàng)目中存在的實(shí)際問題，對(duì)測試開發(fā)流程、失效分析流程等方面進(jìn)行了研究，取得了以下研究成果： l.針對(duì)該款芯片測試中頻率高、時(shí)序嚴(yán)格、數(shù)據(jù)量大以及單一測試方法覆蓋率低、測試成本高等問題，建立了一個(gè)實(shí)際可行的驗(yàn)證測試及失效分析流程。該流程綜合采用結(jié)構(gòu)測試、功能測試、參數(shù)測試等測試方法，采取“發(fā)現(xiàn)故障即停止”的測試方式，根據(jù)芯片首次失效的位置對(duì)失效芯片進(jìn)行Bin的分類，有效增強(qiáng)了分析的針對(duì)性

2、，縮短了測試時(shí)間。以測試項(xiàng)目有效性信息和測試資源信息為決策依據(jù)，設(shè)計(jì)了一個(gè)優(yōu)化測試流程的算法，同窮盡枚舉算法(n!)和動(dòng)態(tài)規(guī)劃算法(O(dn2<’n>))相比，計(jì)算復(fù)雜度降低為O(dn<’3>)(d表示待測電路的數(shù)目，n表示待排序的測試項(xiàng)目的數(shù)目)?！　?.基于Shmoo圖等特性分析，采取不同的實(shí)驗(yàn)方案對(duì)測試項(xiàng)目以及與頻率特性相關(guān)的故障進(jìn)行了客觀分析。實(shí)驗(yàn)數(shù)據(jù)表明，各測試項(xiàng)目對(duì)失效芯片的覆蓋范圍沒有“包含關(guān)系”，只有采取多個(gè)測試項(xiàng)目互

3、為補(bǔ)充的方案，才可能保證較好的驗(yàn)證測試質(zhì)量。同時(shí)發(fā)現(xiàn)，當(dāng)提高測試頻率，失效芯片被發(fā)現(xiàn)的幾率隨之增加，這說明與頻率特性相關(guān)的故障在高頻環(huán)境下更加活躍，高頻測試(如真速測試)是驗(yàn)證測試中必不可少的測試項(xiàng)目?！　?.針對(duì)該款芯片傳統(tǒng)的“串行模式”測試開發(fā)流程中存在的效率低、周期長、交可性差等問題，提出了一個(gè)“并行模式”開發(fā)流程。該流程中驗(yàn)證測試與生產(chǎn)測試并行開發(fā)，有效增強(qiáng)了設(shè)計(jì)者、測試者、生產(chǎn)者的交互性，既可共享設(shè)計(jì)、測試程序、測試向量等信