系統(tǒng)芯片測試優(yōu)化關(guān)鍵技術(shù)研究.pdf

1、隨著集成電路工藝技術(shù)和設(shè)計方法的提高，集成電路的規(guī)模越來越大，使得原來要由多個芯片才可以實現(xiàn)的復雜系統(tǒng)被集成在單個芯片上成為可能。在這種背景下，系統(tǒng)芯片（SOC,System-on-a-Chip）應運而生。SOC技術(shù)采用IP核復用的設(shè)計方法，將整個系統(tǒng)映射到單個芯片上，既可以加快開發(fā)進度，又可以縮小產(chǎn)品體積、提高系統(tǒng)性能，近年來得到了廣泛的應用。
　　然而隨著SOC集成的IP核數(shù)目的增多，其功能越來越復雜，SOC的測試數(shù)據(jù)量、測試

2、功耗也隨之急劇增加，對各個IP核進行測試訪問也變得更加困難，這些都為SOC測試帶來更大的挑戰(zhàn)。
　　本文在研究SOC測試結(jié)構(gòu)的基礎(chǔ)上，對當前SOC測試中存在的問題進行分析，重點針對測試數(shù)據(jù)量大、測試功耗高和測試時間長這三個關(guān)鍵問題進行研究，提出了相應的解決方法，并在ISCAS’89和ITC’02標準測試集上進行仿真實驗，驗證了方法的有效性和實用價值。
　　本文的主要研究內(nèi)容和成果如下：
　　1．對基于編碼的測試壓縮方法

3、進行研究，針對測試數(shù)據(jù)預處理中差分操作后測試集中數(shù)據(jù)“1”的比例較高的問題，提出了基于蟻群算法的測試向量排序算法，以進一步提高壓縮效率；針對目前大多數(shù)編碼壓縮方法僅針對測試數(shù)據(jù)中的0游程進行壓縮的現(xiàn)狀，提出了一種同時考慮0游程與1游程的變游程編碼方法，該方法在應用中不需要對原始數(shù)據(jù)作差分變換，因此能在提高壓縮效率的同時減少解碼的硬件開銷；
　　2．研究適用于多掃描鏈IP核的測試數(shù)據(jù)壓縮方法，在分析字典方法基本原理的基礎(chǔ)上，對其進行

4、改進，提出了壓縮比更高的基于頻率指示索引字典的多掃描鏈測試數(shù)據(jù)壓縮算法；本文利用測試數(shù)據(jù)間的重復性，提出了基于子向量重復性的測試數(shù)據(jù)壓縮算法；仿真實驗表明，兩種多掃描鏈測試壓縮算法都能夠取得較高的壓縮效率；
　　3．在分析測試功耗產(chǎn)生原因的基礎(chǔ)上，本文提出了基于掃描鏈凍結(jié)的測試功耗優(yōu)化方法，以降低掃描測試中觸發(fā)器的無用跳變次數(shù)，進而降低掃描測試功耗；
　　4．針對IP核串行測試封裝結(jié)構(gòu)造成測試功耗過高的問題，利用測試向量中的