快速乘法器的設(shè)計.pdf

1、隨著工藝水平的發(fā)展，集成電路設(shè)計向著速度更快，面積更小的方向穩(wěn)步發(fā)展著。處理器作為集成電路設(shè)計產(chǎn)品的代表，更是需要體現(xiàn)出這種發(fā)展趨勢。為了使整體性能有較好的表現(xiàn)，各方面的優(yōu)化在處理器的各組成部件的設(shè)計中都應(yīng)有所體現(xiàn)。
　　乘法器是處理器中的一個重要組成部分。在多媒體應(yīng)用、圖像處理等領(lǐng)域中，大量的循環(huán)乘法運算使得乘法器的作用尤為突出，其對處理器的整體性能也起到了至關(guān)重要的影響。本文就是要針對速度和面積方面的性能提高提出三種不同位數(shù)的

2、乘法器：16×16乘法器、32×16乘法器和32×32乘法器的設(shè)計及具體實施方案。
　　首先，文章簡要的介紹了乘法器的原理，并進一步對基為4的改進Booth算法給出了詳細的推導(dǎo)，就有符號和無符號兩種情況分別說明，產(chǎn)生的部分積數(shù)目較傳統(tǒng)的Booth算法減半，為后續(xù)的設(shè)計減小了壓力。
　　然后，本文提出了乘法器的核心部分——部分積壓縮器的樹狀結(jié)構(gòu)，在應(yīng)用并行計算的同時考慮到了時間延遲上的平衡性，有效地提高了乘法器的計算速度。在確

3、保速度的前提下，文章通過三種獨立的方法減少部分積壓縮器中的加法器數(shù)目，從而對面積進行了優(yōu)化。在此之后，利用分段的超前進位加法器實現(xiàn)乘法器中最后的加法運算，完成乘法器的設(shè)計。而后對三個乘法器的整體進行功能驗證，證實了其功能的正確性。
　　在乘法器的實現(xiàn)上，采用smic0.18微米工藝標準單元搭建，其后應(yīng)用synopsys公司的DC工具進一步優(yōu)化，得到綜合結(jié)果。通過后仿真測試。
　　最后，文章對三個乘法器完成同一任務(wù)：32×32