基于FPGA的開(kāi)關(guān)磁阻電機(jī)間接位置檢測(cè)算法研究與實(shí)現(xiàn).pdf

1、開(kāi)關(guān)磁阻電機(jī)因其結(jié)構(gòu)簡(jiǎn)單、堅(jiān)固,工作可靠,效率高,由其構(gòu)成的調(diào)速系統(tǒng)-開(kāi)關(guān)磁阻電動(dòng)機(jī)調(diào)速系統(tǒng)(SRD)運(yùn)行性能和經(jīng)濟(jì)指標(biāo)比普通的交流調(diào)速系統(tǒng)好。但是由于其本身的結(jié)構(gòu)特點(diǎn),必須實(shí)時(shí)檢測(cè)轉(zhuǎn)子位置來(lái)控制繞組在適合的時(shí)刻通斷,使其正常運(yùn)行,然而位置傳感器的增加使得其結(jié)構(gòu)復(fù)雜化,增加了系統(tǒng)結(jié)構(gòu)的成本、體積,降低了系統(tǒng)可靠性。因此,探索實(shí)用的SRD間接位置檢測(cè)算法是改善SRD性能的一個(gè)重要途徑。 本文提出了基于現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)

2、的開(kāi)關(guān)磁阻電機(jī)間接位置檢測(cè)算法,算法以簡(jiǎn)化磁鏈方法為理論依據(jù),以梯形公式為計(jì)算法則,建立了磁鏈計(jì)算模型,利用比較器模塊輸出換相控制信號(hào),并在QuartusⅡ環(huán)境下對(duì)算法進(jìn)行了仿真,仿真結(jié)果表明控制信號(hào)的輸出能夠準(zhǔn)確、實(shí)時(shí)地反映當(dāng)前磁鏈值與參考磁鏈值的關(guān)系,驗(yàn)證了算法的有效性、實(shí)時(shí)性,為實(shí)現(xiàn)系統(tǒng)優(yōu)化,控制策略研究,創(chuàng)造了條件。 最后論文設(shè)計(jì)了基于FPGA芯片EP1C3T144C8的SRD控制系統(tǒng)軟硬件,利用高速模/數(shù)(A/D)轉(zhuǎn)換