版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、華中科技大學(xué)碩士學(xué)位論文CMOS數(shù)?;旌湘i相環(huán)設(shè)計及應(yīng)用姓名:楊豐林申請學(xué)位級別:碩士專業(yè):模式識別與智能系統(tǒng)指導(dǎo)教師:沈緒榜2003.5.10華中科技大學(xué)碩士學(xué)位論文≈#=====:≈==;=====%=====∞=========#========≈========#==#==#==∞=!=;==#==#===;==================2=;;==;==:=A囂STRACTlhegoalofthispaperistode
2、velopahighperformanceanaloganddigitalmixedphaselockedloopwith06ttmDPDMCMOStechnology”Fhecontentsincludephase!ockedloopsystemmodelingandsimulationthedesignofeachmoduleinthePLLsystem,whichincludesphasedetectorchargepump,lo
3、opfilteroperationalamplifier’,oltagecontroloscillatorfrequencydividerband—gapcffcult,crystaloscillatoretcBasingt)nthefinishedcircuits,layoutiScarriedoutthenDRC,LVSandLPE,afterthal,thepost;imulationiSdoneAtlastthislayouti
4、SfabricatedintheHUAJINGSttANGHUAsemk:onductorIncinWUXI。qlaefirstpartofthispaperissystemtheoryFirstlythebasictheoryandsystem5HuclRreinthephaselockedlooparepresentedtakingthephaselockedloopasexample,someoftypicalapplicatio
5、nsaleillustratedAfterthatthemathematicalmodelandslructureoftypicalandfulldigitalphaselockedlooparegiven,thenthesystemstructurethecharacteroftimeandfrequencydomain,thekeytechnologyandthedesignprocessareiatroducedindetail,
6、allofthisgiveasolidbasementtOthedesignofsuccessivecffcult,ThesecondpartiscircuitdesignfirsdybasingOntheprojecttargetthesystemdesigniscarriedonusingthetoolSIMULINKintheMATLAB,themodelingandsimulationc—Ttn覘done,SOSOmeofpar
7、ameterofthesystemCanbecalculatedsuchasbandwidth。dampratio,loopcapacitoretcAfterthatthedesignofeightmodulesinthephaselockedlooparepresented,thestructurecharacterandsimula垃onmsultafeemphasized,thecorrespondinglayoutarealso
8、introducedThedelaylockedloop(DLL)isasimpleofpttaselockedloop,amongthispaperasimplereviewoftheDLLispresented7lhethirdpartofthepaperisapplicationthreekindsofapplicationsareintroducedrespecfivelythatis,theapplicationofbusin
9、terface,theapplicationofthegenerationofprocessorclocktheapplicationofdatainmultichanneltransferringtogetherThebusinterfaceUSeSphaselockedlooptosynchronizetheclockinnerandoutsidethechip,toSmishreadingandwritingtowardtheme
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- CMOS集成鎖相環(huán)設(shè)計.pdf
- 數(shù)?;旌湘i相環(huán)用高性能電荷泵設(shè)計.pdf
- CMOS鎖相環(huán)的研究與設(shè)計.pdf
- CMOS高速可調(diào)頻鎖相環(huán)設(shè)計.pdf
- 高速CMOS電荷泵鎖相環(huán)設(shè)計.pdf
- 電荷泵鎖相環(huán)CMOS電路的設(shè)計.pdf
- CMOS高速低抖動鎖相環(huán)的研究設(shè)計.pdf
- CMOS快速鎖定鎖相環(huán)的研究與設(shè)計.pdf
- 低抖動鎖相環(huán)設(shè)計及應(yīng)用.pdf
- 鎖相環(huán)PLL頻率和成器及CMOS實(shí)現(xiàn).pdf
- 快鎖低抖CMOS鎖相環(huán)的設(shè)計.pdf
- 高速低抖動CMOS鎖相環(huán)電路設(shè)計.pdf
- CMOS工藝下鎖相環(huán)的研究與設(shè)計.pdf
- 基于CMOS的線性鎖相環(huán)研究與設(shè)計.pdf
- 一種CMOS電荷泵鎖相環(huán)設(shè)計.pdf
- 高頻低噪聲CMOS集成鎖相環(huán)電路設(shè)計.pdf
- CMOS電荷泵鎖相環(huán)設(shè)計技術(shù)研究.pdf
- CMOS電荷泵鎖相環(huán)的設(shè)計與研究.pdf
- 2.5ghz高速cmos鎖相環(huán)研究與設(shè)計
- CMOS高速低抖動鎖相環(huán)的設(shè)計和實(shí)現(xiàn).pdf
評論
0/150
提交評論