通信、導(dǎo)航、識(shí)別通用信號(hào)處理板設(shè)計(jì)與實(shí)現(xiàn).pdf

1、ICNIA通用信號(hào)處理板主要目的是構(gòu)造ICNIA系統(tǒng)中中頻及基帶信號(hào)的通用化數(shù)字處理平臺(tái)，并完成與主控計(jì)算機(jī)之間的通信接口功能。為達(dá)到把通用信號(hào)處理板設(shè)計(jì)成高效率、高性能，可動(dòng)態(tài)分配任務(wù)的處理單元，并具有較大的靈活性和可擴(kuò)展性，在大量閱讀文獻(xiàn)、搜集資料等基礎(chǔ)上，逐漸形成了設(shè)計(jì)方案，確定了器件選型，完成了通用信號(hào)處理板硬件組成設(shè)計(jì)： 1.通用信號(hào)處理板采用A/D＋D/A＋大規(guī)模FPGA+高速DSP的電路組成方式； 2.通用

2、信號(hào)處理板包含兩個(gè)處理通路，以支持對(duì)兩路信號(hào)的處理，每個(gè)處理通路包含一片A/D，一片D/A，一片F(xiàn)PGA，一片 DSP； 3.通用信號(hào)處理板與VME總線(xiàn)接口之間進(jìn)行總線(xiàn)隔離和驅(qū)動(dòng)，采用專(zhuān)用接口芯片實(shí)現(xiàn)與LVDS串行總線(xiàn)接口； 4.通用信號(hào)處理板包含一個(gè)40M溫補(bǔ)晶體振蕩器，采用一片CPLD將兩路結(jié)果復(fù)用為一路與VME總線(xiàn)接口； 5.通用信號(hào)處理板采用2個(gè)DDS控制2個(gè)A/D的采樣頻率。 ICNIA系統(tǒng)信號(hào)

3、處理包括對(duì)HF/U/VHF、IFF、SSR、TACAN/DME/P、MLS、ALT、羅盤(pán)等功能的中頻信號(hào)數(shù)字化處理。為實(shí)現(xiàn)信號(hào)處理平臺(tái)的可配置、可重構(gòu)及通用性、可互換性，設(shè)計(jì)中對(duì)信號(hào)處理板按滿(mǎn)足最復(fù)雜的CNI信號(hào)處理的要求設(shè)計(jì)。 在設(shè)計(jì)方案中重點(diǎn)解決了： ①主控計(jì)算機(jī)與通用信號(hào)處理板之間的高速通信主控計(jì)算機(jī)與通用信號(hào)處理板之間的高速通信是本方案的一個(gè)關(guān)鍵技術(shù)，我們采用FPGA來(lái)實(shí)現(xiàn)VME總線(xiàn)從模式接口。本方案中主控計(jì)算機(jī)

4、與通用信號(hào)處理板的通信接口采用32位VME接口，時(shí)鐘速率為16M，完成控制信息和處理板程序代碼的傳輸。 ②高穩(wěn)定度、高采樣時(shí)鐘設(shè)計(jì)通用信號(hào)處理板內(nèi)的高穩(wěn)定度、高采樣時(shí)鐘設(shè)計(jì)是本方案的另一關(guān)鍵技術(shù)，高穩(wěn)定度、高頻率采樣時(shí)鐘設(shè)計(jì)是影響通用信號(hào)處理板處理性能的關(guān)鍵，為適應(yīng)綜合化系統(tǒng)多種信號(hào)處理模式采樣時(shí)鐘可變的需求，本方案采用DDS+DCM實(shí)現(xiàn)。 ③可動(dòng)態(tài)編程FPGA加載電路設(shè)計(jì)由于FPGA需要進(jìn)行配置的容量較大(10Mbit

5、s)，加載時(shí)序和代碼格式轉(zhuǎn)換復(fù)雜，對(duì)它的動(dòng)態(tài)編程是該方案設(shè)計(jì)實(shí)現(xiàn)的一個(gè)難點(diǎn)。本方案中FPGA加載電路采用DSP作為控制微機(jī)，通過(guò)多次于主控計(jì)算機(jī)進(jìn)行數(shù)據(jù)交換實(shí)現(xiàn)對(duì)其的動(dòng)態(tài)編程，可完成從主控計(jì)算機(jī)到板上FPGA的動(dòng)態(tài)加載和模塊EPROM本地加載。 本方案采用DSP擴(kuò)展總線(xiàn)與VME總線(xiàn)相連，充分發(fā)揮DSP擴(kuò)展總線(xiàn)的接口功能，實(shí)現(xiàn)通用信號(hào)處理板與主控計(jì)算機(jī)之間的高速互為中斷通信方式；采用DDS＋DCM技術(shù)實(shí)現(xiàn)高穩(wěn)定度，高采樣率，可變頻