版權(quán)說(shuō)明：本文檔由用戶(hù)提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、復(fù)旦大學(xué)碩士學(xué)位論文用于無(wú)線(xiàn)通信的分?jǐn)?shù)分頻鎖相環(huán)頻率綜合器的研究與設(shè)計(jì)姓名：胡康敏申請(qǐng)學(xué)位級(jí)別：碩士專(zhuān)業(yè)：微電子學(xué)與固體電子學(xué)指導(dǎo)教師：洪志良20070518呈呈查蘭堡!：蘭竺蘭蘭AbstractBasedontherequestofwirelesscommunication，thisthesisfirstreviewstheeffect，applicationbackgroundandperformancespecificationo
2、ffrequencysynthesizerforwirelesscommunicationandintroducessomecommonspecificationsofwirelessstandardsThenthecircuitdesignofmodulesoffrequencysynthesizerisanalyzedAtlasttwodesigncaSeSaregiven，whichprovidecarriersignalstot
3、heradio—frequencyfrontendandintegratedinonechipwithreceiverandtransmitterFromtheviewofcircuitdesign，thisthesisanalyzesthetheoriesofphasenoiseofvoltagecontrolledoscillatorindetail，andtheoptimizingtechniquesanddesignflowar
4、egivenSincethequalityfactoristhemainrestrictionoftheperformanceofvoltagecontrolledoscillatorthedesignaspectsofonchipinductorareconsideredanditisseparatelydesignedTheparametersofloopfilterdeterminetheperformanceofphaseloc
5、kedlooptoalargeextentRatherthansomecomplicatedanalyses，aquickdesignisprovidedAsthespecialfeatureoffractional—Nfrequencysynthesizerthecharacteristics，principlesofZAmodulatoranditseffectinphaselockedloopareintroducedAfterc
6、omparingsomecommonstructuresofZ△modulatorsingleloopstructureispreferredanditsdesignflowandconsiderationaregivenFromtheviewofcircuitrealization，a24GHzintegerNfrequencysynthesizerisimplementedin018umCMOStechnologyfirstTest
7、resultsshowthatthewholefrequencysynthesizerconsumesonly16mAfromsupplyof1Bythephasenoiseis—119dBc／Hzat3MHzoffsetat44GHztestpointthein—bandphasenoiseis558dBe／Hz(theywillimproveby6dBafterdividedby∞，andallthespursarcbelow45d
8、BeThena900MHzfractionalNfrequencysynthesizerisdesignedin035umCMOStechnologyanditsmainmodificationsare：introductionof∑Amodulatortorealizefractionaldivision，adoptionofallefficientanduncomplicatedsingleloop3rdorder3bitZ△mod
9、ulatorwhosesimulationshowsitsfiatoutofbandnoise，narrowoutputbitpatternanditsperformanceisbetterthanmultistage∑△modulatorwiththesameorder；theloopparametersareredesigned；adifferentialonchipinductorisusedtoSavethearea；andth
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 分?jǐn)?shù)分頻的鎖相環(huán).pdf
- 分?jǐn)?shù)分頻鎖相環(huán)頻率合成器的研究.pdf
- Σ—Δ分?jǐn)?shù)分頻鎖相環(huán)頻率合成器的研究.pdf
- 低電壓CMOS分?jǐn)?shù)分頻鎖相環(huán)頻率綜合器關(guān)鍵技術(shù)研究.pdf
- 基于分?jǐn)?shù)分頻鎖相環(huán)的設(shè)計(jì)與噪聲分析.pdf
- 應(yīng)用于射頻無(wú)線(xiàn)通信系統(tǒng)的多模分?jǐn)?shù)分頻頻率綜合器的設(shè)計(jì)和研究.pdf
- 應(yīng)用于多模無(wú)線(xiàn)通信系統(tǒng)的分?jǐn)?shù)分頻器的研究與設(shè)計(jì).pdf
- 面向60GHz分?jǐn)?shù)型鎖相環(huán)應(yīng)用的分?jǐn)?shù)分頻器的設(shè)計(jì).pdf
- 高純度小數(shù)分頻鎖相環(huán)設(shè)計(jì).pdf
- 應(yīng)用于無(wú)線(xiàn)通信的全數(shù)字鎖相環(huán)技術(shù).pdf
- 高精度、分?jǐn)?shù)分頻CMOS集成鎖相環(huán)電路設(shè)計(jì).pdf
- 低功耗雙模小數(shù)分頻鎖相環(huán)的研究與設(shè)計(jì).pdf
- 鎖相環(huán)頻率綜合器的設(shè)計(jì)與優(yōu)化.pdf
- 小數(shù)分頻環(huán)形壓控振蕩器鎖相環(huán)的研究與設(shè)計(jì).pdf
- 一款數(shù)字鎖相環(huán)及其分?jǐn)?shù)分頻實(shí)現(xiàn).pdf
- 面向SuB-GHz無(wú)線(xiàn)通信技術(shù)的低功耗小數(shù)分頻頻率綜合器設(shè)計(jì).pdf
- 應(yīng)用于無(wú)線(xiàn)通信系統(tǒng)的低功耗鎖相環(huán)技術(shù)的研究.pdf
- CMOS寬帶分?jǐn)?shù)分頻頻率綜合器的研究與設(shè)計(jì).pdf
- MICS接收機(jī)中小數(shù)分頻鎖相環(huán)的研究與設(shè)計(jì).pdf
- 分?jǐn)?shù)分頻數(shù)字鎖相頻率合成器的研究.pdf
評(píng)論
0/150
提交評(píng)論