低功耗雙模小數(shù)分頻鎖相環(huán)的研究與設(shè)計.pdf

1、隨著無線通信系統(tǒng)的飛速發(fā)展，以及智能化生活、萬物互聯(lián)時代的到來，基于鎖相環(huán)結(jié)構(gòu)的頻率合成器設(shè)計一直都是研究開發(fā)的熱點。CMOS工藝尺寸的不斷縮小以及便攜式設(shè)備的普及化，要求集成電路芯片向著低電壓低功耗的方向發(fā)展;同時，通信頻帶的日益擁擠要求鎖相環(huán)具有高的頻率分辨率，這使得傳統(tǒng)的整數(shù)分頻鎖相環(huán)逐漸被小數(shù)分頻所取代;此外，多模多標(biāo)準(zhǔn)的系統(tǒng)平臺要求鎖相環(huán)能夠具有寬頻帶輸出或者多模輸出。而隨著2.4GHz和5.8GHz成為了無線通信中的兩個公用

2、頻點，3.6GHz也在近幾年被新加入公用頻點中。因此，本文針對低功耗的2.4/3.6GHz雙模小數(shù)分頻鎖相環(huán)進(jìn)行研究設(shè)計，順應(yīng)國內(nèi)日新月異的無線通信發(fā)展，同時希望對我們國內(nèi)高端通用芯片的自主研發(fā)以及集成電路產(chǎn)業(yè)的發(fā)展起到一些積極的作用。
　　本文的主要工作和創(chuàng)新點包括:
　　1、基于對鎖相環(huán)系統(tǒng)各個模塊的基礎(chǔ)理論和線性模型分析，建立了小數(shù)分頻鎖相環(huán)的系統(tǒng)傳輸模型以及噪聲傳輸模型;詳細(xì)介紹了三階環(huán)路濾波器的分析方式，并推導(dǎo)了本

3、設(shè)計所采用三階濾波器的器件參數(shù)，確定鎖相環(huán)系統(tǒng)的環(huán)路帶寬和相位裕度;仿真驗證鎖相環(huán)的環(huán)路特性以及各個模塊的噪聲傳遞特性，推導(dǎo)鎖相環(huán)各個模塊所引入的噪聲對鎖相環(huán)輸出信號的影響，為優(yōu)化鎖相環(huán)設(shè)計提供指導(dǎo)。
　　2、分析了鑒頻鑒相器的“死區(qū)”和“盲區(qū)”問題，電荷泵的非理想效應(yīng)與結(jié)構(gòu)的選擇，壓控振蕩器的相位噪聲理論和設(shè)計原則，預(yù)分頻器速度與功耗的折衷考慮，小數(shù)分頻器的實現(xiàn)策略，∑-△調(diào)制器的噪聲整形，以及自動頻帶選擇器的主要性能選擇，并提

4、出了符合設(shè)計指標(biāo)的高性能電路結(jié)構(gòu)和算法，通過功能和性能的仿真驗證;對環(huán)路的穩(wěn)定性設(shè)計以及參考雜散的抑制進(jìn)行了分析討論;此外針對測試結(jié)果中自動頻帶選擇器(AFC)因計數(shù)誤差累積導(dǎo)致的輸出跳變問題，對其進(jìn)行了改進(jìn)設(shè)計，使得其精度和速度再一次得到提高。
　　3、采用國內(nèi)40nm1P8M Mixed-signal CMOS工藝實現(xiàn)了2.4/3.6GHz雙模小數(shù)分頻鎖相環(huán)。PLL系統(tǒng)的整體仿真驗證均滿足設(shè)計指標(biāo)，并設(shè)計了測試PCB進(jìn)行芯片測

5、試。由于是第一次流片，對工藝模型的偏差無法把握，導(dǎo)致鎖相環(huán)最終的輸出頻率與設(shè)計值相比出現(xiàn)了一定的偏差，且輸出參考雜散較高（一般要做到＜-50dBc），這些問題會在下一版設(shè)計中進(jìn)行調(diào)整。測試結(jié)果表明，芯片可以正常工作在0.8V電源電壓（VCO模塊為0.5V）下。在2.4GHz模式下，鎖相環(huán)的調(diào)諧范圍為2.8～3.4GHz，其相位噪聲為-122.5dBc/Hz@1MHz，參考雜散低于-38dBc，功耗為5.3mW，鎖定時間≤20μs，綜合性

6、能指標(biāo)FOM在-185左右;3.6GHz模式下，鎖相環(huán)的調(diào)諧范圍為4.1～4.9GHz，其相位噪聲為-115dBc/Hz@1MHz，參考雜散低于-44.5dBc，功耗為5.9mW，鎖定時間≤20μs，綜合性能指標(biāo)FOM在-180左右。兩種模式下，鎖相環(huán)的主要性能指標(biāo)和綜合性能與國內(nèi)外現(xiàn)有的研究相比都處于先進(jìn)水平。
　　主要創(chuàng)新點:低電壓低電流失配電荷泵以及AFC算法的改進(jìn)設(shè)計，2.4/3.6GHz鎖雙模VCO的實現(xiàn)，2.4/3.6