低電壓CMOS分?jǐn)?shù)分頻鎖相環(huán)頻率綜合器關(guān)鍵技術(shù)研究.pdf

1、鎖相環(huán)頻率綜合器是無線通信系統(tǒng)中的關(guān)鍵模塊，其具有輸出信號頻譜純凈、功耗低、實(shí)現(xiàn)和應(yīng)用成本低等特點(diǎn)，因此被廣泛應(yīng)用在射頻前端無線收發(fā)機(jī)中為發(fā)射端基帶信號上變頻或接收端射頻信號下變頻提供本振信號。此外，無線收發(fā)機(jī)中的通信信道選擇也是由頻率綜合器來完成的。隨著當(dāng)前無線通信的快速發(fā)展和智能便攜終端的廣泛普及，采用先進(jìn)CMOS工藝制造的全集成收發(fā)機(jī)SOC已經(jīng)成為低成本無線設(shè)備的主流選擇，并且正在向更低的功耗，更高的集成度、更多的通信模式和功能方

2、向不斷邁進(jìn)。因此必須設(shè)計(jì)具有寬輸出頻率范圍的低功耗、低相位噪聲鎖相環(huán)頻率綜合器來適應(yīng)以上的趨勢。本文圍繞低電壓鎖相環(huán)頻率綜合器設(shè)計(jì)所面對的挑戰(zhàn)展開，著重對其中關(guān)鍵模塊的電路設(shè)計(jì)進(jìn)行了研究。
　　本文首先研究了鎖相環(huán)頻率綜合器的系統(tǒng)設(shè)計(jì)方法，通過建立鎖相環(huán)的S域線性時(shí)不變（LTI）系統(tǒng)模型來分析和研究環(huán)路的動態(tài)特性和穩(wěn)定性，并且以之為指導(dǎo)來設(shè)計(jì)高階環(huán)路濾波器。此外，通過推導(dǎo)環(huán)路內(nèi)部各模塊噪聲轉(zhuǎn)換為相位噪聲的傳遞函數(shù)，得到了整數(shù)分頻和

3、分?jǐn)?shù)分頻鎖相環(huán)的相位噪聲分析模型，運(yùn)用此模型可以在系統(tǒng)頂層設(shè)計(jì)時(shí)就對相位噪聲進(jìn)行優(yōu)化。低電壓條件下傳統(tǒng)B類VC O的性能會發(fā)生嚴(yán)重退化，而在理論上更適合低電壓應(yīng)用的C類VCO卻存在可靠性差、振幅和相位噪聲對PVT變化和頻率調(diào)諧過程敏感等問題。為了解決這些問題，本文提出了一種新的C類VC O結(jié)構(gòu)，包含兩個(gè)控制環(huán)路。一個(gè)低頻共模信號反饋環(huán)路用于將交叉耦合對晶體管偏置在 C類工作模式，另一個(gè)振幅信號反饋環(huán)路用于控制振幅并使之穩(wěn)定。得益于創(chuàng)新的

4、雙反饋環(huán)路設(shè)計(jì)，本文提出的VC O能在起振時(shí)產(chǎn)生時(shí)變的諧振腔偏置電流，從而具有與傳統(tǒng)B類VC O相似的啟動過程，在可靠性方面獲得了顯著的提升。此外，該新型VC O還具備振幅調(diào)節(jié)功能，能在實(shí)際應(yīng)用根據(jù)特定需求來設(shè)置最佳工作點(diǎn)，實(shí)現(xiàn)功耗和相位噪聲指標(biāo)的優(yōu)化。為了驗(yàn)證新VCO結(jié)構(gòu)的有效性，本文采用0.18μm CMOS工藝設(shè)計(jì)并實(shí)現(xiàn)了一款雙環(huán)反饋C類VC O原型芯片。測試結(jié)果顯示：該原型VC O的頻率調(diào)諧范圍為4.55-5.16GHz，在1.

5、5V電源電壓下芯片功耗為2.78mW。當(dāng)工作在5GHz振蕩頻率時(shí)，距離載波頻率1MHz頻率偏移處的相位噪聲是-123.3dBc/Hz，對應(yīng)得到的F O M值為-192.8dBc/Hz。針對低電壓應(yīng)用提出了一種輸出電流可編程高性能電荷泵。該電荷泵由兩個(gè)子電荷泵組成，其中每個(gè)子電荷泵利用反饋控制和復(fù)制偏置技術(shù)來保證各自的輸出電流具有精確的匹配性。在寬輸出電壓范圍內(nèi)，這兩個(gè)子電荷泵的輸出電流被設(shè)計(jì)成具有相反的變化趨勢，因此利用電流求和結(jié)構(gòu)就能

6、使兩者的變化相互補(bǔ)償，從而得到恒定的總輸出電流。該電荷泵采用0.13μm CMOS工藝設(shè)計(jì)，能編程輸出50μA到1.55mA的電流，并以50μA為調(diào)節(jié)步進(jìn)。在1.2V電源電壓下，輸出電壓從0.1V變化到1.05V時(shí)，后仿結(jié)果顯示該電荷泵輸出總電流的失配率和變化率不超過0.15％和5％。近乎理想的電流匹配特性能將參考雜散減小到盡可能低的水平，同時(shí)還能將電荷泵引起的環(huán)路非線性降到最低，而良好的輸出電流穩(wěn)定性則有助于環(huán)路帶寬保持恒定。采用0.

7、13μm CMOS工藝設(shè)計(jì)并實(shí)現(xiàn)了一款分?jǐn)?shù)分頻鎖相環(huán)頻率綜合器原型芯片，面積為1.68mm2。其中VCO采用本文提出的新型結(jié)構(gòu)，頻率調(diào)諧范圍是4.4-5.4GHz。頻率綜合器輸出的正交I/Q信號是VCO輸出信號的二分頻結(jié)果，能覆蓋2.2GHz到2.7GHz的頻率范圍。該鎖相環(huán)頻率綜合器采用MASH1-1-1結(jié)構(gòu)的數(shù)字ΔΣ調(diào)制器來實(shí)現(xiàn)分?jǐn)?shù)分頻功能。測試結(jié)果顯示：在1.2V的電源電壓下，頻率綜合器原型芯片的總功耗為12.5mW，在要求的輸出