VLSI高性能子陣列的重構(gòu)及優(yōu)化算法.pdf

1、二維網(wǎng)狀(mesh)的處理器陣列具有規(guī)整的結(jié)構(gòu)，能夠?qū)D形圖像數(shù)據(jù)進行高效處理。近年來，超大規(guī)模集成電路(VLSI)和晶片規(guī)模集成電路(WSI)的集成技術(shù)和工藝發(fā)展的越來越成熟，VLSI和WSI陣列集成密度不斷提高，單一芯片上集成的處理單元數(shù)量呈指數(shù)倍增長，芯片生產(chǎn)使用過程中內(nèi)部處理單元出現(xiàn)故障的概率將會大大增加。這些故障單元將會影響整個系統(tǒng)的可靠性，因此有必要使用有效的容錯技術(shù)對含有故障處理器的VLSI陣列進行重構(gòu)，從而充分發(fā)揮剩余的

2、處理器的功效，以提高芯片的可靠性。
　　 可重構(gòu)多處理器陣列上的容錯技術(shù)是用來重構(gòu)含有故障單元的處理器陣列，以便獲得最大可用的目標陣列?，F(xiàn)有的研究成果主要側(cè)重于重構(gòu)算法的構(gòu)造，還沒有涉及對重構(gòu)后目標陣列的同步通訊性能的研究。本文提出了兩種改善目標陣列同步通訊性能的電路優(yōu)化算法，用來降低目標陣列行與行之間通訊的延時，使得相鄰兩行處理器的通訊盡可能達到同步。實驗結(jié)果表明，本文提出的算法對不同大小、不同故障率的陣列的同步通訊性能都有相

3、應的改善。
　　 現(xiàn)有算法對物理陣列進行重構(gòu)，能夠得到一個最大的目標陣列，但是有些情況并不要求得到最大規(guī)模的目標陣列，而是在不超過最大陣列的情況下，需要一個特定規(guī)模的目標陣列。本文(第四章)提出的特定階數(shù)目標陣列同步性能優(yōu)化算法，能夠在兼顧階數(shù)的同時提高目標陣列的同步性能，可以得到特定階數(shù)的目標陣列。本文(第五章)提出新的構(gòu)造特定階目標陣列的方法：采用分治策略對目標陣列進行“刪除”邏輯列操作，以此來滿足對陣列階數(shù)的要求，得到特定