已閱讀1頁，還剩71頁未讀， 繼續(xù)免費閱讀
版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領
文檔簡介
1、隨著集成電路設計復雜性的提高,對其測試遇到越來越多的困難,此時可測性設計應運而生,其中特別以BIST(Built-In Self-Test,內(nèi)建自測試)技術為代表,在集成電路設計中得到廣泛的應用。但是BIST的偽隨機測試生成具有測試時間過長,測試功耗過高的缺點,嚴重影響了測試效率。如果不解決這些問題,勢必會影響B(tài)IST技術的發(fā)展和應用。
針對這種情況,本文提出了基于LFSR(LinearFeedback Shift Regis
2、ter,線性反饋移位寄存器)—CA(Cellular Automata,細胞自動機)和遺傳算法優(yōu)化的低功耗BIST設計方案。該設計根據(jù)被測電路輸入端口的權值,構造出相應的加權CA,然后在LFSR和加權CA共同生成的加權偽隨機序列中插入若干中間向量,其作用是減少被測電路輸入端信號的翻轉(zhuǎn)次數(shù),同時又對故障覆蓋率有所貢獻。而中間向量的數(shù)目和每個向量變化的位置,都是通過遺傳算法的全局尋優(yōu)操作得到的。本設計將LFSR-CA和遺傳算法優(yōu)化的低功耗結
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 測試矢量優(yōu)化和低功耗協(xié)同設計的BIST技術研究.pdf
- 二維BIST技術及其低功耗測試生成的研究.pdf
- BIST結構的低功耗研究.pdf
- 低功耗內(nèi)建自測試（BIST）設計技術的研究.pdf
- 低功耗SoC測試及基于狀態(tài)種子的BIST策略的研究.pdf
- 基于多目標進化算法的低功耗內(nèi)建自測試(BIST)設計.pdf
- 低功耗SoC測試技術及基于狀態(tài)種子的BIST策略研究.pdf
- 基于遺傳—折疊計數(shù)的低功耗確定BIST研究.pdf
- 基于進化算法的低功耗內(nèi)建自測試(BIST)技術研究.pdf
- 基于X位的低功耗測試矢量優(yōu)化設計.pdf
- 基于折疊計數(shù)器的集成電路低功耗BIST研究.pdf
- 基于冒險分析的低功耗設計和基于測試的設計驗證.pdf
- 基于測試控制器的SOC低功耗優(yōu)化設計方法的研究.pdf
- 模數(shù)混合信號電路測試的低功耗設計優(yōu)化方法研究.pdf
- 基于掃描的低功耗測試方法研究.pdf
- 基于掃描結構的低功耗測試方法研究.pdf
- 基于低功耗優(yōu)化技術的16位MCU設計.pdf
- CMOS電路低功耗設計與優(yōu)化研究.pdf
- 基于線性解壓結構的低功耗測試方法研究.pdf
- SoC低功耗測試技術和溫度意識測試規(guī)劃研究.pdf
評論
0/150
提交評論