用于高速流水線ADC的快速鎖定低抖動(dòng)時(shí)鐘占空間比電路.pdf

1、 目前流水線模數(shù)轉(zhuǎn)換器憑借其特有的優(yōu)勢(shì)在高速高精度領(lǐng)域中得到了廣泛應(yīng) 用。然而隨著轉(zhuǎn)換位數(shù)的增加以及輸入信號(hào)頻率的提高，時(shí)鐘信號(hào)的抖動(dòng)特性和 占空比性能對(duì)模數(shù)轉(zhuǎn)換器的靜態(tài)與動(dòng)態(tài)性能的影響越來(lái)越關(guān)鍵，因此設(shè)計(jì)實(shí)現(xiàn)提 供穩(wěn)定的50%占空比的低抖動(dòng)時(shí)鐘信號(hào)的電路越來(lái)越受到研究者的重視。
論文在分析國(guó)內(nèi)外相關(guān)電路設(shè)計(jì)與研究的基礎(chǔ)上，基于延遲鎖相環(huán)原理提出 了一種快速鎖定的高精度低抖動(dòng)CMOS時(shí)鐘占空比調(diào)制電路。提出的系統(tǒng)電路通

2、過(guò)僅對(duì)單邊沿的延遲控制來(lái)實(shí)現(xiàn)調(diào)節(jié)輸出時(shí)鐘占空比，從而大幅降低了電路復(fù)雜 度，減少了因?qū)φ伎毡鹊恼{(diào)制而引入的時(shí)鐘抖動(dòng)。這樣的設(shè)計(jì)有效的保證了整體 ADC的動(dòng)態(tài)性能，同時(shí)也降低了對(duì)外部時(shí)鐘信號(hào)源抖動(dòng)特性的要求。本文提出新 的優(yōu)化電荷泵，減少非理想因素導(dǎo)致的延遲控制電壓紋波以及失配電流，從而保 證了輸出時(shí)鐘占空比精度。使用啟動(dòng)電路對(duì)系統(tǒng)電路工作狀態(tài)進(jìn)行初始化，保證 了電路的正常工作并有效減少鎖定時(shí)間。
論文基于SMIC 0.18

3、lim 3.3V CMOS工藝設(shè)計(jì)實(shí)現(xiàn)時(shí)鐘占空比調(diào)制電路及其 關(guān)鍵模塊，并在此基礎(chǔ)上進(jìn)行仿真驗(yàn)證。仿真結(jié)果顯示，該占空比調(diào)制電路在 50～550MHz頻率范圍內(nèi)占空比10%～90%的輸人時(shí)鐘信號(hào)，電路在180ns內(nèi)完成鎖 定，輸出精度為5 0+1%占空比時(shí)鐘信號(hào)，在250MHz輸入時(shí)鐘信號(hào)下，通過(guò)眼圖 分析時(shí)鐘抖動(dòng)峰峰值為640fs，均方根時(shí)鐘抖動(dòng)73fs。并且通過(guò)與現(xiàn)有實(shí)現(xiàn)的占空 比調(diào)制電路相比較，論文所提出的電路在鎖定時(shí)間、可調(diào)輸入