14位流水線ADC中的關鍵電路設計.pdf

1、ADC是模擬信號向數字信號轉換的橋梁，隨著無線通信技術的飛速發(fā)展，高速高精度ADC對于提升通信系統(tǒng)的性能越來越重要。流水線ADC能夠兼顧速度和精度，在高速高精度ADC中獲得了廣泛應用。
　　 本文以14位流水線ADC中的關鍵電路作為研究重點，首先基于對流水線ADC系統(tǒng)誤差的分析，以及精度，速度和功耗的折中考慮，確定了本文(3.5+8*1.5+3)的系統(tǒng)架構：前級采樣保持電路+中間9級流水線結構+3位標準閃爍型ADC，其中流水線第

2、一級采用3.5位精度，中間2～9級是1.5位精度，0.5位用于冗余校正。其次，本文分別研究了采樣保持電路，乘法型數模轉換器電路，運放和動態(tài)比較器，并對其進行電路設計。通過對各個關鍵電路結構改進和尺寸的優(yōu)化，提高了流水線ADC的性能，如采樣保持電路采用自舉采樣開關，提高了流水線ADC的采樣精度；兩級增益提高的運算放大器在獲得高速、高增益、大輸出擺幅的同時盡量降低其功耗，并逐級縮小電容及運放的尺寸以進一步優(yōu)化功耗；采用動態(tài)鎖存比較器，減少了

3、流水線ADC的功耗。最后，介紹了模擬集成電路版圖設計中的基本原則，設計并完成了采樣保持電路，乘法型數模轉換器電路，運放和動態(tài)比較器電路的版圖。
　　 整個14位流水線ADC采用Chartered0.18μm的CMOS混合信號工藝進行設計和仿真。所采用的襯底調整采樣開關，其導通電阻最大值為90.6Ω，導通電阻最大變化量為0.7Ω；運放的直流環(huán)路增益為103dB，環(huán)路帶寬為1.16GHz，建立時間約為4ns;動態(tài)比較器的精度為0.1