已閱讀1頁，還剩79頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領
文檔簡介
1、隨著當前集成電路系統(tǒng)容量的不斷增加，傳統(tǒng)RTL（RegisterTransfer Level）設計方法已經(jīng)逐漸難以滿足設計需求，以高層次綜合為重要基礎的ESL（Electronic System Level）設計方法提高了設計的抽象層次和設計效率，開始逐漸被業(yè)界采用。ESL設計方法使得設計者可以在更高抽象層次進行集成電路的設計、驗證和綜合實現(xiàn)。
本文首先介紹了基于高層次綜合的ESL設計方法和流程，包括TLM（Transac
2、tion.Level Modeling）系統(tǒng)建模方法，高層次綜合技術等，并著重介紹了基于高層次綜合的硬件開發(fā)流程。其后介紹了無線通信領域中卷積碼譯碼Viterbi算法的概念、原理和表示方法，并分析算法復雜度和性能需求。
在此基礎上，本文應用ESL設計方法設計和實現(xiàn)了一款3位軟判決（2，1,7）Viterbi譯碼器。采用SystemC語言描述設計了Viterbi算法ESL級模型，經(jīng)過ESL級仿真驗證后，面向高層次綜合對算法做
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- viterbi算法與實現(xiàn)(注釋版)
- Viterbi解碼并行算法設計及基于GPU的實現(xiàn).pdf
- 基于ESL與SM2算法的軟硬件協(xié)同設計與實現(xiàn).pdf
- 低功耗Viterbi譯碼器的設計與實現(xiàn).pdf
- 卷積碼及其Viterbi譯碼的FPGA設計與實現(xiàn).pdf
- ISI信道的最大似然序列檢測技術的研究與實現(xiàn)Viterbi算法的研究與實現(xiàn).pdf
- UWB中Viterbi譯碼器的FPGA設計與實現(xiàn).pdf
- 孤立詞語音識別芯片中的量化及Viterbi算法研究與實現(xiàn).pdf
- 基于局部Viterbi算法的中文分詞研究與應用.pdf
- viterbi算法在無線圖像傳輸中的應用和實現(xiàn).pdf
- 高效Viterbi譯碼器的結(jié)構(gòu)與實現(xiàn).pdf
- 1000BASE-T收發(fā)器中的Viterbi譯碼算法研究與電路實現(xiàn).pdf
- Viterbi均衡算法的研究及仿真.pdf
- 高速Viterbi譯碼器的研究與實現(xiàn).pdf
- 高密度光盤Viterbi譯碼器的FPGA設計與實現(xiàn).pdf
- Viterbi譯碼器的FPGA實現(xiàn).pdf
- 大約束度Viterbi譯碼器的低功耗硬件設計與實現(xiàn).pdf
- 一種多模式Viterbi譯碼器的設計與實現(xiàn).pdf
- 基于ESL設計的AVS解碼器SoC設計與幀內(nèi)預測硬件實現(xiàn).pdf
- 支持不同約束長度Viterbi譯碼器的設計實現(xiàn)與重構(gòu).pdf
評論
0/150
提交評論