基于正交多項(xiàng)式的功放數(shù)字預(yù)失真設(shè)計(jì).pdf

1、隨著現(xiàn)代無線通信的迅猛發(fā)展，高帶寬和高峰均比的基帶信號(hào)通信系統(tǒng)的出現(xiàn)使得功率放大器的線性化技術(shù)受到越來越多的關(guān)注。本文基于正交多項(xiàng)式的功放數(shù)字預(yù)失真方案(DPD)，實(shí)現(xiàn)了PC端到DSP到FPGA的數(shù)字預(yù)失真系統(tǒng)架構(gòu)，PC端用于數(shù)據(jù)發(fā)送和自適應(yīng)算法參數(shù)求解，DSP用于數(shù)據(jù)傳輸，F(xiàn)PGA用于實(shí)現(xiàn)DPD模型。
　　首先，對(duì)基于記憶多項(xiàng)式（MP）和正交多項(xiàng)式(OP)的功放建模進(jìn)行探討，總結(jié)出更具有普遍適用性的簡化廣義正交多項(xiàng)式模型(SGO

2、P)，通過對(duì)模型參數(shù)進(jìn)行分析，得到了正交多項(xiàng)式和簡化廣義正交多項(xiàng)式模型系數(shù)矩陣具有收斂性好、系數(shù)動(dòng)態(tài)范圍小的特點(diǎn)。
　　然后，在FPGA上實(shí)現(xiàn)了記憶深度M=2、階數(shù)K=7的正交多項(xiàng)式和簡化廣義正交多項(xiàng)式的預(yù)失真模型。DPD模塊的實(shí)現(xiàn)基于查找表的方案，正交多項(xiàng)式模塊采用3項(xiàng)查找表，簡化廣義正交多項(xiàng)式模塊采用9項(xiàng)查找表，查找表的結(jié)構(gòu)有效地降低了FPGA實(shí)現(xiàn)復(fù)雜度和模塊的運(yùn)算量。
　　最后，預(yù)失真模型測(cè)試信號(hào)采用峰均比為7.5dB

3、的100MHz LTE-Advanced信號(hào)。將記憶多項(xiàng)式模型、正交多項(xiàng)式模型和簡化廣義正交多項(xiàng)式模型運(yùn)用到2.5-2.6GHz寬帶高效率J類功放進(jìn)行對(duì)比測(cè)試，經(jīng)過3次功率校準(zhǔn)，功放輸出功率大于40dBm時(shí)，ACLR從原有的-35dBc分別改善到-46dBc、-47dBc和-48dBc，改善量分別為11dB、12dB和13dB。而工作在2.5-2.6GHz輸出功率大于40dBm的寬帶Doherty功放，經(jīng)過6次功率校準(zhǔn)，功放ACLR從原

4、有的-28dBc分別改善到-42dBc、-42dBc和-48dBc，改善量分別為14dB、14dB和20dB。
　　此外，對(duì)不同記憶深度M和階數(shù)K的預(yù)失真模型進(jìn)行了對(duì)比測(cè)試，得出以下結(jié)論:對(duì)于寬帶高效率J類功放，在不同的預(yù)失真模型以及不同的參數(shù)M、K下測(cè)得的功放預(yù)失真性能并沒有明顯差距，相比于簡化廣義正交多項(xiàng)式模型，正交多項(xiàng)式模型實(shí)現(xiàn)結(jié)構(gòu)更為簡單;對(duì)于寬帶Doherty功放，簡化廣義正交多項(xiàng)式模型的預(yù)失真性能明顯優(yōu)于其他兩種模型，