40納米工藝下高性能DSP內(nèi)核的物理設(shè)計(jì)與優(yōu)化.pdf

1、YHFT-XX DSP是我校在40納米工藝下自主研發(fā)的頻率為1GHz的高性能多核DSP芯片，本文以其內(nèi)核模塊的物理設(shè)計(jì)為例，講述了如何利用層次化物理設(shè)計(jì)方法來(lái)展開(kāi)并行設(shè)計(jì)，縮短設(shè)計(jì)周期；將全局時(shí)序問(wèn)題局部化，降低了設(shè)計(jì)難度；采用新的思想進(jìn)行時(shí)序收斂設(shè)計(jì)，充分利用設(shè)計(jì)資源，提高設(shè)計(jì)效率。經(jīng)過(guò)前期設(shè)計(jì)評(píng)估，對(duì)影響整個(gè)芯片時(shí)序收斂的內(nèi)核模塊進(jìn)行了詳細(xì)的層次劃分，對(duì)時(shí)序影響最大的數(shù)據(jù)通路部分進(jìn)行了單獨(dú)的物理設(shè)計(jì)，然后在頂層迭代優(yōu)化，以期達(dá)到1G

2、Hz的設(shè)計(jì)目標(biāo)，本文主要做了以下幾個(gè)方面的工作：
　　（1）邏輯運(yùn)算部件的物理設(shè)計(jì)及時(shí)序優(yōu)化
　　邏輯運(yùn)算部件具有豐富的運(yùn)算功能，在整個(gè)數(shù)據(jù)通路中占據(jù)著非常重要的地位，其時(shí)序在整個(gè)數(shù)據(jù)通路中相對(duì)比較關(guān)鍵，尤其是單拍的定點(diǎn)運(yùn)算指令。本文采用以頂層需求為導(dǎo)向的設(shè)計(jì)方式，實(shí)時(shí)調(diào)整邏輯運(yùn)算模塊的布局以及pin腳規(guī)劃方案，再根據(jù)模塊的內(nèi)部結(jié)構(gòu)對(duì)子模塊布局進(jìn)行人工引導(dǎo)，以此確立了兩種設(shè)計(jì)方案，第二種設(shè)計(jì)方案較第一種的規(guī)劃更為合理，設(shè)計(jì)的

3、復(fù)雜度更低，使得頂層數(shù)據(jù)通路部分的建立時(shí)間最大違反減小了163ps，面積減小了419579.376um2。
　?。?）循環(huán)緩沖存儲(chǔ)器的定制設(shè)計(jì)
　　循環(huán)緩沖存儲(chǔ)器是YHFT-XX DSP芯片內(nèi)核部件的關(guān)鍵模塊，為了能夠?yàn)檎麄€(gè)內(nèi)核部件的時(shí)序優(yōu)化提供有力的支持，采取了全定制的方式進(jìn)行設(shè)計(jì)，與半定制設(shè)計(jì)方法相比，絕對(duì)延時(shí)減小了116ps左右，面積節(jié)省了56.38％，功耗降低了30.4%。
　?。?）內(nèi)核部件的時(shí)序優(yōu)化設(shè)計(jì)

4、r>　　YHFT-XX DSP內(nèi)核部件作為整個(gè)芯片的核心，由于其強(qiáng)大的功能，復(fù)雜的邏輯設(shè)計(jì)，導(dǎo)致物理設(shè)計(jì)階段時(shí)序分析難度較大，故而采用層次化物理設(shè)計(jì)方法，調(diào)用已經(jīng)滿足時(shí)序、面積、功耗要求的各個(gè)功能部件，繼續(xù)進(jìn)行優(yōu)化。采用 EDI結(jié)合二次開(kāi)發(fā)工具以及手工ECO這種新的思想進(jìn)行設(shè)計(jì)，有效縮短了時(shí)序收斂的設(shè)計(jì)周期，資源得到了充分利用。
　?。?）手工ECO的時(shí)序優(yōu)化
　　針對(duì)芯片在完成物理設(shè)計(jì)后仍然有少量時(shí)序違反的情況，在對(duì)這些路