ZW100 DSP內(nèi)核設計與實現(xiàn).pdf

1、數(shù)字信號處理器(Digital Signal Processor，DSP)是一種針對數(shù)字信號處理的專用微處理器，其在數(shù)字信號的域變換、濾波、壓縮、識別等方面具有明顯優(yōu)勢。隨著信息處理技術的高速發(fā)展，對DSP的性能要求越來越高，提升指令級并行處理能力是提高DSP性能的有效手段，超標量結構是目前實現(xiàn)指令級并行的主流技術之一。
　　ZW100 DSP核采用超標量結構，具有數(shù)據(jù)存取和數(shù)據(jù)運算兩條并行的流水線，支持單周期并行執(zhí)行2條指令。D

2、SP核中包含數(shù)據(jù)運算和數(shù)據(jù)存取兩個并行的處理單元，支持單周期并行執(zhí)行數(shù)據(jù)運算和數(shù)據(jù)存取操作。數(shù)據(jù)運算單元中包含指令譯碼模塊、指令控制模塊、算術邏輯單元(ALU)、乘加運算模塊(MAC)等子模塊，其中乘加運算模塊中包含4個16bit的乘法器和2個64bit的ACC，支持SIMD操作，支持單指令并行執(zhí)行4組16bit或2組32bit的乘加操作。數(shù)據(jù)存取單元中包含存取譯碼模塊、存取控制模塊、地址運算模塊(AALU)、地址生成模塊等子模塊。ZW

3、100 DSP支持16-bit及32-bit指令編碼格式，所有指令均支持32-bit指令編碼。16-bit指令編碼是32-bit指令編碼的一個子集。這一編碼方式能提高代碼密度，顯著降低代碼空間需求及系統(tǒng)需求，降低系統(tǒng)功耗。ZW100 DSP核的工作頻率最高可達500MHz，處理能力可達2GMACs。
　　ZW100 DSP處理器面向主流的數(shù)字信號處理應用市場，如無線和有線通信、音視頻多媒體信號處理、語音信號處理、高清晰度圖象處理等