以太網絡控制器物理層時鐘恢復電路的設計.pdf

1、隨著信息時代的飛速發(fā)展,網絡發(fā)展日新月異,有線網絡是信息傳輸載體中一個必不可少的組成部分?？焖僭鲩L的網絡帶寬不僅滿足了人們對網速的要求,而且還提供了一個穩(wěn)定可靠的傳輸載體。網絡的可靠性主要由數據傳輸過程中出現的丟幀率、數據糾錯能力、誤碼率等指標來衡量。為了保證數據在接收過程中能接收到穩(wěn)定可靠的數據,以及提高數據的傳輸速率,一個高性能的時鐘／數據恢復電路便是我們需要尋找的功能模塊。
　　 本文采用一種基于PI結構的時鐘恢復電路結構

2、,該結構用于10M／100Mbps以太網物理層芯片中,給芯片提供了一個穩(wěn)定可靠的時鐘系統(tǒng)。該時鐘恢復電路的主要模塊包括鑒頻鑒相器、電荷泵、低通濾波器、壓控振蕩器和10／11雙模分頻器。本文設計的鎖相環(huán)電路是在電源電壓為2.5V下,輸出250MHz的中心頻率,且具有快速鎖定的能力。該VCO在偏離中心頻率600KHz處的相位噪聲為-108dBc／Hz。
　　 本文的設計內容主要包括,設計了一個采用主從D型觸發(fā)器組成的高速PFD電路,

3、該觸發(fā)器具有高速翻轉能力,能工作在很高的工作頻率；設計了電流舵開關型電荷泵,該電荷泵具有快速充放電特性；設計了一個電流饑餓型差分振蕩器,該振蕩器采用11級差分延遲單元,輸出11個不同相位的250MHz的時鐘頻率用于后級電路的恢復數據；設計了一個10／11雙模分頻器,把VCO輸出的250MHz時鐘頻率進行10分頻后用于PFD的鑒相。
　　 本論文的仿真是基于Spectre軟件平臺完成,完成了以太網絡控制器物理層時鐘恢復電路的系統(tǒng)仿