功能精確型多核處理器參考模型設計.pdf

1、隨著人類對計算機速度和計算規(guī)模需求的不斷提高，傳統(tǒng)的單核處理系統(tǒng)已經不能滿足市場的需求，多核（Multi-cores）系統(tǒng)應運而生[1]。同時伴隨著集成電路制造工藝的提高，45nm工藝時代的到來，在單芯片上集成多核成為現實，原本只有在大型服務器上才會使用的多處理器系統(tǒng)，逐漸邁入普通消費市場，越來越多的嵌入式系統(tǒng)都采用多核處理器。而在多核處理器設計過程中，驗證工作復雜度和工作量極大，成為項目開發(fā)的瓶頸所在[2]。為了解決驗證的問題，業(yè)界提

2、出了不少方法，高效準確的處理器參考模型是當前處理器驗證中普遍采用的核心技術?，F在主流的處理器參考模型分為時序精確型(cycle-accurate model)參考模型、傳輸精確型(Transaction-accurate model)參考模型和功能精確型(Function-accurate model)參考模型，滿足不同程度的驗證需求。
　　在多核處理器的參考模型中，各處理器的高速緩存數據一致性（cache coherence）問

3、題是一直困擾著計算機設計者的一個重要問題。由于計算機處理器性能的提高速度遠遠高于存儲器件性能的提高速度，而訪問存儲器的時間較長導致計算機性能的提高受到限制[3]。為了使計算機的性能得到提高，縮短存儲器與處理器的性能差距，在計算機系統(tǒng)中引入了高速緩存寄存器（cache）。而在多核處理器系統(tǒng)中，每個處理器可能對同一數據塊進行操作，這時就需要有一致性協(xié)議來保證數據的正確性，這個協(xié)議就是高速緩存一致性協(xié)議。
　　本文首先對數據高速緩存一致

4、性問題進行了詳細分析和研究。針對現有架構和問題，本文提出一種功能級精確的多核參考模型架構，采用指令提前執(zhí)行模塊技術和高速緩存一致性模塊技術來精確模擬多核處理器硬件并發(fā)操作和高速緩存一致性功能。該多核參考模型架構由六部分組成：序列文件處理模塊、處理器選擇模塊、處理器模塊、結果對比模塊、提前執(zhí)行模塊和高速緩存一致性模塊。序列文件處理模塊負責讀取并處理序列文件。處理器選擇模塊用于選擇執(zhí)行下一條指令的處理器。處理器模塊負責執(zhí)行指令，包括取指、譯

5、碼、執(zhí)行等子模塊。提前執(zhí)行模塊決定一條讀寫指令是否需要被提前執(zhí)行。高速緩存一致性模塊負責維護高速緩存一致性，其接收并響應處理器模塊發(fā)送的高速緩存一致性請求。提前執(zhí)行模塊和高速緩存一致性模塊是多核處理器參考模型的兩個關鍵模塊，確保準確模擬指令亂序執(zhí)行、多核并發(fā)操作和高速緩存一致性功能。隨后，在該架構基礎上，本文采用軟件編程實現模擬多核處理器硬件并發(fā)操作和高速緩存一致性功能。最后，論文講述了設計驗證的流程和使用的工具，給出了設計驗證和性能的