多核處理器上的操作系統(tǒng)調(diào)度.pdf

1、作者簡(jiǎn)介聶鵬程，湖南華容人。2005年畢業(yè)于西北大學(xué)、獲軟件工程理學(xué)學(xué)士學(xué)位。2013年6月獲西安電子科技大學(xué)獲計(jì)算機(jī)應(yīng)用技術(shù)工學(xué)博士學(xué)位。導(dǎo)師：段振華教授主要研究方向：并行與分布式系統(tǒng)的建模和調(diào)度、并行算法以及并行體系結(jié)構(gòu)等。代表性成果及經(jīng)歷：攻讀博士學(xué)位期間在((JournalofParallelandDistributedComputing))、《計(jì)算機(jī)學(xué)報(bào)》、HPCC、TASE等權(quán)威、核心刊物和國(guó)際重要學(xué)術(shù)會(huì)議發(fā)表學(xué)術(shù)論文5篇，

2、申請(qǐng)發(fā)明專利與軟件著作權(quán)各1項(xiàng)。PengchengNie，wasborninHuarong，HunanProvince，Chinain1983HereceivedhisBScinSoftwareEngineeringfromNorthwestUniversityXi’an，Chinain2005，andthePhDdegreeinComputerApplicationTechnologyfromXidianUniversi吼Xi’an，

3、ChinainJune2013Hisresearchinterestsincludemodelingandschedulingforparallelanddistributedcomputingsystems，parallelalgorithmsandsystemarchitecturesetcDuringthePhDstudyingyears，hehaspublished5journalandconferencepapers，anda

4、uthored1ChinesePatentand1ChineseSoftwareCopyright捅要由于單個(gè)處理器芯片上的晶體管數(shù)目隨著集成電路制造工藝的提升不斷增長(zhǎng)，處理器的功耗、散熱以及設(shè)計(jì)復(fù)雜度問題越來越顯著，變得不可忽視。在撰寫本論文時(shí)，單個(gè)處理器上的晶體管集成度已經(jīng)達(dá)到十億級(jí)的高度。傳統(tǒng)的通過挖掘處理器的時(shí)鐘頻率提高處理器性能的方法已經(jīng)走到了盡頭。微體系結(jié)構(gòu)研究人員一直在尋找提高處理器性能而不會(huì)帶來過多功耗以及設(shè)計(jì)復(fù)雜度的方

5、法。最終，多核處理器(又稱單芯片多處理器)微體系結(jié)構(gòu)由于具有高性能、低功耗的優(yōu)點(diǎn)被當(dāng)作傳統(tǒng)單核處理器的替代品而提出。然而，多核處理器這種微體系結(jié)構(gòu)也并非完美無缺。它在解決硬件功耗和復(fù)雜度問題的同時(shí)，也給相關(guān)的軟硬件研究領(lǐng)域帶來了一系列的挑戰(zhàn)。在所有的這些挑戰(zhàn)當(dāng)中，針對(duì)多核處理器微體系結(jié)構(gòu)如何進(jìn)行操作系統(tǒng)調(diào)度設(shè)計(jì)無疑是非常關(guān)鍵的問題之一，因?yàn)椴僮飨到y(tǒng)調(diào)度是決定這些多核處理器如何被充分有效利用的一個(gè)十分重要的因素。因此，針對(duì)多核處理器的調(diào)度

6、設(shè)計(jì)已經(jīng)受到越來越多的關(guān)注，成為產(chǎn)業(yè)界和學(xué)術(shù)界的熱門課題。面向多核處理器的調(diào)度這一領(lǐng)域當(dāng)中需要解決的課題非常多，在本文中作者僅對(duì)其中的一些問題著重進(jìn)行了研究和探討。具體來說，本文主要探討了性能異構(gòu)多核微體系架構(gòu)和典型同構(gòu)多核微體系架構(gòu)這兩種體系結(jié)構(gòu)上的調(diào)度問題，并且分別針對(duì)提高吞吐量的服務(wù)器計(jì)算領(lǐng)域以及提高實(shí)時(shí)性的實(shí)時(shí)領(lǐng)域進(jìn)行了研究。所取得的主要研究成果主要有以下幾個(gè)方面。首先，針對(duì)性能異構(gòu)多核系統(tǒng)提出一個(gè)新的性能衡量機(jī)制，稱之為AST

7、PI(averagestalltimeperinstruction，單指令平均停駐時(shí)間)。性能異構(gòu)多核處理器由于相對(duì)同構(gòu)處理器具有更高的能效比而為業(yè)界所熟知。但是，性能異構(gòu)多核處理器的高能效比是建立在準(zhǔn)確高效的調(diào)度之上的。只有結(jié)合任務(wù)的需求和處理器核的性能進(jìn)行調(diào)度才能實(shí)現(xiàn)性能異構(gòu)處理器的充分利用?，F(xiàn)有的方法根據(jù)任務(wù)在不同核上取得的IPC(instructionspercycle，每周期指令數(shù))之比衡量任務(wù)的計(jì)算特性。這意味著為了衡量任務(wù)

8、的計(jì)算特性，待調(diào)度任務(wù)需要在每一種處理器核類型上試運(yùn)行一段時(shí)間以獲取其執(zhí)行速率。而本文提出的這種方法并不需要待調(diào)度任務(wù)在所有的處理器核上執(zhí)行，在任意一個(gè)處理器核上執(zhí)行就可以獲得該任務(wù)的單指令平均停駐時(shí)間。其次，本文形式化地證明了任務(wù)的ASTPI值與它的性能特性成反比。也就是說，一個(gè)任務(wù)的ASTPI值越大那么這個(gè)任務(wù)的計(jì)算需求越小，反過來它的ASTPI值越小則它的計(jì)算需求越大。再次，本文還為性能異構(gòu)多核處理器提出一個(gè)異構(gòu)高速緩存共享模型。