基于Nios II的組合慣導(dǎo)并行解算及接口設(shè)計(jì).pdf

1、SINS/GPS(捷聯(lián)式慣性導(dǎo)航/全球定位)組合導(dǎo)航系統(tǒng)是整合了捷聯(lián)式慣性導(dǎo)航系統(tǒng)自主性、連續(xù)性與全球定位系統(tǒng)高精度的優(yōu)勢(shì),于近些年來發(fā)展起來的一種組合導(dǎo)航系統(tǒng)。飛機(jī)、船艦等應(yīng)用領(lǐng)域日益增多的高動(dòng)態(tài)性應(yīng)用導(dǎo)致了對(duì)導(dǎo)航系統(tǒng)更加嚴(yán)格的實(shí)時(shí)性要求,因而提高導(dǎo)航系統(tǒng)的實(shí)時(shí)性、是現(xiàn)代導(dǎo)航系統(tǒng)的發(fā)展方向之一。本文以提升SINS/GPS組合導(dǎo)航系統(tǒng)的實(shí)時(shí)性為目的,設(shè)計(jì)了SINS/GPS組合系統(tǒng)的導(dǎo)航計(jì)算機(jī)架構(gòu)、解算中矩陣并行處理方法及系統(tǒng)導(dǎo)航參數(shù)獲取

2、模塊。
　　1.劃分組合導(dǎo)航系統(tǒng)結(jié)構(gòu),設(shè)計(jì)系統(tǒng)中慣導(dǎo)元件、GPS的參數(shù)采集單元。該部分完成了:多通道AD7606-6的verilog控制代碼編寫、數(shù)據(jù)緩沖器FIFO設(shè)計(jì)、GPS導(dǎo)航電文的FPGA采集任務(wù)。
　　2.設(shè)計(jì)了適用于導(dǎo)航系統(tǒng)的雙NiosⅡ系統(tǒng),以充分利用FPGA的并行化優(yōu)勢(shì)以及與FPGA+雙DSP的導(dǎo)航系統(tǒng)架構(gòu)相比能夠有效減少芯片間信號(hào)時(shí)延的優(yōu)點(diǎn)。具體過程包括系統(tǒng)內(nèi)部組件搭建、外部存儲(chǔ)器選擇、雙CPU的互斥訪問等過