基于FPGA的直接數(shù)字頻率合成器設(shè)計.pdf_第1頁
已閱讀1頁，還剩76頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、信號發(fā)生器被廣泛應(yīng)用于眾多的電子儀器設(shè)備中,在較為傳統(tǒng)的信號發(fā)生器設(shè)計方法中,往往采用分立元件或通用的數(shù)字電路元件進行設(shè)計實現(xiàn),然而,這些傳統(tǒng)的設(shè)計方法普遍具有花費大,設(shè)計周期長,可移植性差的缺點。本文旨在描述一種利用 EDA技術(shù)設(shè)計信號發(fā)生器的方法,該信號發(fā)生器由兩個主要功能模塊組成(波形生成模塊和指令控制模塊),能夠在上位機的控制下,輸出特定參數(shù)(頻率,幅度,相位)的正弦波,鋸齒波,三角波,輸出的信號頻率為97KHz至6.25MHz

2、,信號幅度的變化范圍為0~2.5/3.3V。
　　電子系統(tǒng)的集成化,不但可以使電子設(shè)備的重量大為減小,功耗大大降低,體積大大減小,更重要的是可以使設(shè)備的可靠性大大提高,本文開頭詳細敘述了頻率合成器的發(fā)展史,對使用現(xiàn)場可編程門陣列(FPGA)實現(xiàn) DDS技術(shù)的意義進行了闡述,然后介紹了 DDS的基本原理、結(jié)構(gòu)及特點,側(cè)重敘述了用 FPGA來完成直接數(shù)字頻率合成器(DDS)并通過上位機對系統(tǒng)工作狀態(tài)進行控制的設(shè)計方法。最后通過使用 V

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論