版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、近些年來(lái)移動(dòng)多媒體技術(shù)發(fā)展迅速,人們對(duì)實(shí)時(shí)性要求越來(lái)越高,對(duì)于處理器來(lái)說(shuō)這是個(gè)不小的考驗(yàn)。提高對(duì)浮點(diǎn)數(shù)據(jù)的處理速度迫在眉睫,因此,對(duì)于如何加速浮點(diǎn)運(yùn)算的研究非常重要。處理器進(jìn)行浮點(diǎn)運(yùn)算主要是浮點(diǎn)乘和浮點(diǎn)加運(yùn)算,所以浮點(diǎn)乘加融合部件是問(wèn)題關(guān)鍵的所在,這也是本文主要研究的內(nèi)容。以浮點(diǎn)數(shù)的乘運(yùn)算、加運(yùn)算為研究對(duì)象,并在充分理解和分析現(xiàn)有浮點(diǎn)乘加融合算法的基礎(chǔ)上提高LOP模塊的性能這會(huì)使整體融合部件的性能更好。
本文旨在如何提高處理器
2、中的浮點(diǎn)乘加融合部件性能的問(wèn)題,通過(guò)對(duì)浮點(diǎn)乘加融合部件的關(guān)鍵路徑研究發(fā)現(xiàn)前導(dǎo)1預(yù)測(cè)模塊一直處在關(guān)鍵路徑上,所以縮短前導(dǎo)1預(yù)測(cè)的時(shí)間可以直接提高浮點(diǎn)乘加融合部件的性能。
首先本文介紹了現(xiàn)有的幾種LOP算法結(jié)構(gòu),最終選擇串行糾錯(cuò)LOP算法,因?yàn)樵撍惴ㄔ陉P(guān)鍵路徑延時(shí)、電路動(dòng)態(tài)功耗和電路面積上比其他幾種結(jié)構(gòu)更加均衡,為了與三操作數(shù)LOP算法進(jìn)行性能上的對(duì)比,所以研究并設(shè)計(jì)串行糾錯(cuò)算法中的兩個(gè)主要模塊:3:2CSA電路和前導(dǎo)1預(yù)測(cè)(LO
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA的AES算法研究與設(shè)計(jì).pdf
- 基于FPGA的FFT算法設(shè)計(jì)與研究.pdf
- 基于FPGA的KLT算法設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的FFT算法的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的均衡與譯碼算法設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的AES算法優(yōu)化與設(shè)計(jì)研究.pdf
- 基于FPGA的RFID防碰撞算法的分析與實(shí)現(xiàn).pdf
- 基于FPGA的高性能FFT算法實(shí)現(xiàn)研究.pdf
- 基于FPGA的Turbo碼硬件設(shè)計(jì)及性能分析.pdf
- 基于fpga的高性能fft算法實(shí)現(xiàn)研究
- 基于FPGA的SPWM控制算法的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的圖像處理算法的研究與設(shè)計(jì).pdf
- 基于FPGA的車牌字符分割算法設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的自適應(yīng)頻譜分析算法的軟件設(shè)計(jì).pdf
- 基于FPGA的改進(jìn)蟻群算法設(shè)計(jì).pdf
- 基于FPGA的圖像處理算法的研究與硬件設(shè)計(jì).pdf
- 基于FPGA的車載網(wǎng)絡(luò)路由算法設(shè)計(jì)與實(shí)現(xiàn).pdf
- AES算法的FPGA實(shí)現(xiàn)與分析.pdf
- FPGA布局算法的研究與分析.pdf
- 基于FPGA的圖像數(shù)字水印算法研究與設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論