基于FPGA的Turbo碼硬件設(shè)計(jì)及性能分析.pdf

1、隨著通信技術(shù)的高速發(fā)展以及軍事與民用兩方面對(duì)傳輸信息的更高要求，當(dāng)今的糾錯(cuò)碼技術(shù)已經(jīng)不能僅僅在理論上探討問題，必須進(jìn)一步的提升到實(shí)際應(yīng)用當(dāng)中去，并且已經(jīng)成為大部分通信系統(tǒng)中不可或缺的一項(xiàng)關(guān)鍵技術(shù)。 本文介紹了Turbo碼編碼系統(tǒng)的結(jié)構(gòu)，針對(duì)Furbo碼的特點(diǎn)，重點(diǎn)研究了系統(tǒng)遞歸卷積碼(RSC)和交織器的特點(diǎn)及二者在Turbo碼中的作用。接著對(duì)譯碼系統(tǒng)的結(jié)構(gòu)也進(jìn)行了介紹，重點(diǎn)在迭代譯碼中進(jìn)行了研究，并提出了利用外部信息和交叉熵聯(lián)合

2、作為迭代停止準(zhǔn)則的新算法，通過仿真達(dá)到了預(yù)期效果。 針對(duì)實(shí)際應(yīng)用環(huán)境對(duì)整個(gè)編譯碼系統(tǒng)以及信道進(jìn)行了軟件的模型搭建和軟件仿真，在仿真中根據(jù)實(shí)際通信要求做了具體的參數(shù)設(shè)定，得出了仿真結(jié)果，并對(duì)仿真結(jié)果進(jìn)行了進(jìn)一步的分析和不同參數(shù)的性能比較。在軟件仿真的基礎(chǔ)上，我們以FPGA做為核心芯片設(shè)計(jì)出Turbo碼譯碼系統(tǒng)的硬件實(shí)現(xiàn)電路，由于Turbo碼譯碼時(shí)需要大量的存儲(chǔ)空間作為迭代的中間信息，我們提出利用外部存儲(chǔ)器作為暫存迭代信息的介質(zhì)，這