版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、內(nèi)容可存取存儲(chǔ)器(CAM,Content Addressable Memory)由于其并行比較可以獲得非??斓谋容^速度而被廣泛應(yīng)用于需要快速查找的應(yīng)用中,比如微處理器中全相聯(lián)TLB(Translation Look-aside Buffer)、Cache中的Tag比較器、圖像編碼、Huffman編碼與譯碼等,但是其并行比較帶來(lái)的大功耗問(wèn)題同樣也是不可忽視的。因此,除了提高CAM的查找速度之外,設(shè)計(jì)具有更高穩(wěn)定性以及更低功耗CAM已經(jīng)成為
2、熱點(diǎn)。本文研究目的正是要設(shè)計(jì)一款更低功耗和更高穩(wěn)定性的CAM,研究重點(diǎn)是基于低功耗CAM設(shè)計(jì)技術(shù)中的混合型CAM構(gòu)架進(jìn)行的優(yōu)化設(shè)計(jì)。
本文首先對(duì)低功耗CAM存儲(chǔ)器的設(shè)計(jì)方法進(jìn)行探討,然后對(duì)CAM整體組織構(gòu)架進(jìn)行分析。并重點(diǎn)分析了幾種CAM匹配線(xiàn)構(gòu)架的優(yōu)缺點(diǎn),尤其是混合型匹配線(xiàn)構(gòu)架,并對(duì)現(xiàn)有的幾種混合型CAM構(gòu)架的設(shè)計(jì)進(jìn)行對(duì)比分析。最后,提出一種優(yōu)化的混合型CAM構(gòu)架,使得其中的匹配線(xiàn)電壓擺幅降低了一個(gè)閾值電壓的幅度,大大降低整
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- CMOS65nm工藝下低功耗單元庫(kù)設(shè)計(jì).pdf
- 亞65納米CMOS工藝低功耗高性能多米諾電路的設(shè)計(jì)研究.pdf
- 納米工藝下低壓低功耗高精度電壓基準(zhǔn)源的研究與設(shè)計(jì).pdf
- 納米工藝下低壓低功耗帶隙基準(zhǔn)源的研究.pdf
- 65nm工藝高性能低功耗SRAM研究與實(shí)現(xiàn).pdf
- 基于65nm CMOS工藝的低功耗模擬基帶電路研究與設(shè)計(jì).pdf
- 基于65nm CMOS工藝高速低功耗SAR ADC的研究與設(shè)計(jì).pdf
- 納米級(jí)工藝VLSI芯片低功耗物理設(shè)計(jì)研究.pdf
- 納米級(jí)工藝下低壓低功耗模數(shù)轉(zhuǎn)換器的研究與設(shè)計(jì).pdf
- 基于65nm CMOS工藝的低功耗觸發(fā)器設(shè)計(jì).pdf
- 基于65nm的低功耗設(shè)計(jì)與等價(jià)性驗(yàn)證.pdf
- 納米級(jí)CMOS工藝低功耗多米諾電路的設(shè)計(jì)研究.pdf
- 65nm下的TD-SCDMA芯片低功耗后端實(shí)現(xiàn).pdf
- 65nm SoC芯片低功耗設(shè)計(jì)的物理實(shí)現(xiàn).pdf
- 基于28納米工藝的光通信芯片低功耗物理設(shè)計(jì).pdf
- VLSI低功耗設(shè)計(jì)與研究.pdf
- 高速低功耗按內(nèi)容尋址存儲(chǔ)器(CAM)的研究與實(shí)現(xiàn).pdf
- 移動(dòng)終端低功耗設(shè)計(jì)與研究.pdf
- 超深亞微米工藝下基于UPF的低功耗設(shè)計(jì)方法.pdf
- 深亞微米工藝下DSP地址總線(xiàn)低功耗設(shè)計(jì)研究.pdf
評(píng)論
0/150
提交評(píng)論