片上寬負(fù)載電容范圍的LDO設(shè)計(jì).pdf

1、隨著手機(jī)等移動終端的快速增長，帶來芯片領(lǐng)域數(shù)字電路規(guī)模的相應(yīng)增長。LDO電路以其靜態(tài)電流小、噪聲低、響應(yīng)速度快、占用PCB面積小等優(yōu)點(diǎn)受到芯片集成領(lǐng)域的青睞。然而，隨著負(fù)載門數(shù)的提高，LDO輸出端負(fù)載電容的量級也在nF以上，這對無電容型結(jié)構(gòu)的穩(wěn)定性設(shè)計(jì)來說將面臨極大挑戰(zhàn)。
　　本設(shè)計(jì)基于傳統(tǒng)的LDO結(jié)構(gòu)，著重研究了FVF型結(jié)構(gòu)LDO的優(yōu)缺點(diǎn)，然后通過分析了前人設(shè)計(jì)的三級運(yùn)放的頻率補(bǔ)償方案，提出了一種適用于寬范圍負(fù)載電容的FVF型L

2、DODSMFC頻率補(bǔ)償方案，通過設(shè)置一個零點(diǎn)來補(bǔ)償次主極點(diǎn)產(chǎn)生的相位裕度降低問題，同時分六種負(fù)載情況分別分析相應(yīng)條件下的零極點(diǎn)位置和穩(wěn)定性問題。
　　本設(shè)計(jì)還針對瞬態(tài)響應(yīng)特性以及電源抑制比特性分別進(jìn)行了研究。通過詳細(xì)分析了運(yùn)放和功率管寄生效應(yīng)對LDO電源抑制特性的影響，設(shè)計(jì)了一種復(fù)用SR&PSR增強(qiáng)電路；同時為了提高LDO電路的精度，減少帶隙基準(zhǔn)電壓的偏移，設(shè)計(jì)了一種具有高PSR特性的帶隙基準(zhǔn)電路。
　　基于SMIC0.13