應(yīng)用于SRAM的無(wú)片外補(bǔ)償電容LDO設(shè)計(jì).pdf

1、靜態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器（Static Random Access Memory, SRAM）具有低功耗、高速讀取、邏輯工藝兼容良好等優(yōu)點(diǎn)，近年來(lái)在數(shù)字通信領(lǐng)域得到了廣泛應(yīng)用。在SRAM中，存儲(chǔ)單元、靈敏放大器等模塊對(duì)供電電壓十分敏感，這對(duì)芯片內(nèi)部的電源模塊提出了嚴(yán)格的要求，低壓差線性穩(wěn)壓器(Low Drop-out Regulator,LDO)由于具有低噪聲、低紋波和瞬態(tài)響應(yīng)良好等特性被廣泛應(yīng)用于SRAM的電源系統(tǒng)中。
　　本文基于S

2、MIC65nm CMOS工藝，設(shè)計(jì)了一種應(yīng)用于SRAM的無(wú)片外補(bǔ)償電容LDO，該LDO由低溫漂高精度基準(zhǔn)電壓源、誤差放大器和功率級(jí)構(gòu)成。其中，基準(zhǔn)電壓源采用類指數(shù)性質(zhì)的電流進(jìn)行曲率補(bǔ)償，降低基準(zhǔn)電壓的溫漂系數(shù)，并引入預(yù)穩(wěn)壓電路以提高電源抑制比;誤差放大器采用可變?cè)鲆娼Y(jié)構(gòu)，當(dāng)負(fù)載電流較小時(shí)，誤差放大器和功率級(jí)等效為兩級(jí)放大結(jié)構(gòu)，并采用共源共柵密勒(Cascode Miller)補(bǔ)償以保持穩(wěn)定;當(dāng)負(fù)載電流較大時(shí)，誤差放大器和功率級(jí)等效為三級(jí)

3、結(jié)構(gòu)，并采用有源反饋補(bǔ)償(ActiveFeedback Frequency Compensation)保持穩(wěn)定，整個(gè)LDO采用基準(zhǔn)電壓源產(chǎn)生的基準(zhǔn)電流自偏置，并引入動(dòng)態(tài)偏置單元以提高瞬態(tài)響應(yīng)能力和重負(fù)載下系統(tǒng)的帶寬。利用Cadence軟件對(duì)LDO進(jìn)行設(shè)計(jì)優(yōu)化與前仿真、版圖設(shè)計(jì)和后仿真。后仿真結(jié)果表明:在2.5V電源電壓下，LDO的輸出電壓為1.23V，在-55℃～125℃范圍內(nèi)的溫度系數(shù)為12.1ppm/℃。整個(gè)LDO在低頻(1kHz)

4、下系統(tǒng)的電源抑制比為-75dB，線性調(diào)整率為0.83％，負(fù)載調(diào)整率僅為0.171mV/mA，能達(dá)到全負(fù)載范圍內(nèi)的穩(wěn)定性要求。當(dāng)負(fù)載電流在50μA到100mA之間跳變，且突變時(shí)間為300ns時(shí)，輸出下過(guò)沖為117.4mV，輸出上過(guò)沖僅為76mV，過(guò)沖恢復(fù)時(shí)間最長(zhǎng)為703ns;當(dāng)負(fù)載電流在50μA到100mA之間變動(dòng)，且突變時(shí)間為100ns時(shí)，輸出下過(guò)沖為147mV，輸出上過(guò)沖僅為91mV，過(guò)沖恢復(fù)時(shí)間最長(zhǎng)為728ns，LDO的整體靜態(tài)電流