ESD防護研究和寬負載范圍的高效DC-DC轉(zhuǎn)換器設(shè)計.pdf

1、隨著便攜式電子產(chǎn)品的發(fā)展和增多，其對電源的需求也越來越高，提高電源管理芯片的效率是設(shè)計中需要考量的關(guān)鍵因素之一;同時，隨著半導體工藝的進步，靜電放電(ESD，Electrostatic Discharge)現(xiàn)象對芯片的危害日益嚴重。在電源管理芯片設(shè)計的過程中，研究相應的片上ESD防護器件及電路，增強全芯片靜電防護能力也是非常重要的。本文基于華潤上華0.5μ m BCD工藝，對ESD防護器件進行研究設(shè)計及流片驗證。利用TCAD軟件Silv

2、aco仿真平臺，對比傳輸線脈沖(TLP，Transmission Line Pulse)測試結(jié)果進行仿真擬合;基于Smic0.13μm CMOS工藝進行DC-DC轉(zhuǎn)換器的電路設(shè)計和前仿。研究內(nèi)容主要包括:
　　1.研究ESD物理機制及器件仿真所用的物理模型。分析關(guān)鍵模型參數(shù)對ESD器件仿真結(jié)果的影響，主要包括摻雜濃度對觸發(fā)電壓的影響、結(jié)寬對維持電壓的影響和載流子壽命對維持電壓的影響等。通過對器件仿真中物理模型參數(shù)的調(diào)整，實現(xiàn)對MO

3、S器件、可控硅(SCR，Silicon Controlled Rectifier)器件觸發(fā)電壓和維持電壓的校準。使用同一組參數(shù)對以上共五個器件進行仿真，并與TLP測試結(jié)果比較，使觸發(fā)電壓與維持電壓的相對誤差控制在10％以內(nèi)。然后運用仿真得到的物理模型參數(shù)對四個雙向SCR器件進行仿真預測，并與TLP測試進行比較。
　　2.通過研究和設(shè)計新型的ESD防護結(jié)構(gòu)，改進其ESD耐壓值和魯棒性。分別進行了雙向SCR結(jié)構(gòu)的設(shè)計和創(chuàng)新以及保護環(huán)版

4、圖結(jié)構(gòu)的研究和改進。并且進行了Silvaco平臺的Atlas仿真分析，流片驗證以及TLP測試。測試結(jié)果表明改進后的結(jié)構(gòu)可以有效改善ESD防護器件的耐壓能力和魯棒性。
　　3.研究和設(shè)計降壓型DC-DC轉(zhuǎn)換器環(huán)路，依據(jù)電壓模式，采用脈沖寬度調(diào)制的控制方式實現(xiàn)了從3.3V到1.2V的電壓轉(zhuǎn)化，其工作頻率為1MHz。其中整個環(huán)路主要包含主電路、誤差放大器、鋸齒波發(fā)生器、比較器、死區(qū)控制及驅(qū)動電路、電平轉(zhuǎn)換電路、電流檢測電路、邏輯控制電路