高性能微處理器中緩存器(CACHE)的后端設(shè)計.pdf

1、CACHE設(shè)計是高性能微處理器設(shè)計的一個關(guān)鍵部分。本文的研究重點在于如何用靜態(tài)存儲器(SRAM)，實現(xiàn)一個速度達到1GHZ的大容量片內(nèi)CACHE。從電路設(shè)計和版圖設(shè)計兩方面探索CACHE的設(shè)計方法。本文著重研究了CACHE的電路結(jié)構(gòu)，存儲器單元(CELL)和讀寫電路的設(shè)計，譯碼器電路設(shè)計方法等。介紹了CACHE內(nèi)可測性電路設(shè)計，介紹了內(nèi)建自測試、內(nèi)建自修復(fù)和掃描鏈測試相結(jié)合的設(shè)計方法。CACHE的物理設(shè)計以全定制設(shè)計方法為主，本文闡述了

2、存儲器CELL以及大規(guī)模全定制存儲器陣列版圖的設(shè)計方法。高速大容量CACHE的時序分析是物理實現(xiàn)的難點之一，課題使用動態(tài)和靜態(tài)時序分析兩種手段相結(jié)合的時序分析方法，采用層次化建模，減小數(shù)據(jù)量。快速準確的針對大容量CACHE進行時序分析?？煽啃苑治鲆彩荂ACHE設(shè)計的關(guān)鍵點，針對不同電路特點，采用層次化噪聲分析，有效提高了CACHE的可靠性。課題通過物理驗證，確保了設(shè)計的正確性，經(jīng)過流片試驗，對封裝后的芯片進行測試，結(jié)果表明，課題完成了一