版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、電子科技大學(xué)碩士學(xué)位論文微處理器中鎖相環(huán)的設(shè)計(jì)姓名:張禹申請(qǐng)學(xué)位級(jí)別:碩士專業(yè):軟件工程指導(dǎo)教師:張波冀力強(qiáng)20081101ABSTRACTABSTRACTThispaperdesignedamicroprocessorused勰aclockdrivenhighperformancechargepumpphaselockedloop(CPPLL)circuit,ThedesignusesstandardCMOSchargepumppha
2、se—lockedstructure,includingPhaseFrequencyDetector(PFD),ChargePump(CP),LowPassFilter(LPF),VoltageControlledOscillator(VCO)andFrequencyDivider(Divider)fivemodulesInadetailedanalysisoftheinternalstructureofthephaselockedlo
3、opandthebasicprinciplesonthebasisofitsresearchphasenoisecharacteristicsandpropertiesofloop,andcarriedouttheSimulationofitAtlast,drawsthelayoutThedesignemploysthestandardCPPLLstructure,comprisingaphasefrequencydetectorach
4、argepump,alowpassfilteravoltagecontrolledoscillatorandafrequencydividerInordertoachievetheoptimizationofthewholeCPPLL,thedesignemploysapluralityofnovelstructuresofaphasefrequencydetectoracurrentmodechargepump,avoltagecon
5、trolledoscillatorwithtwostagedifferentialnegmiveresistances,acurrentmodefilter,andaTSPCfrequencydividerwhereinthephasefrequencydetectorCaneffectivelyeliminatethedeadzoneThecurrent—modechargepumpstructurehaslowpowerconsum
6、ptionandhil曲chargeordischargevelocityandwellinhibitsthechargesharingeffectThevoltagecontrolledoscillatorhaswi(1eoscillatingrangeandlownoise,thecurrent—modefiltercircuithaslownoiseandlowpowerconsumptionandtheMasterslavefr
7、equencydividerhasfastoperationalspeedThesimulationresultshowsthatwhentheidealclocksourcebeingthereferencesignalinthedesignthesystemlockedtimeis978911as,thecentraloscillationfrequencyis533MHz,andthejitteroftheoutputfreque
8、ncyislowThefrequencyjitteris嵋∥thatis87721Hzbetweenthetimeofambienttemperatureat一55℃~125℃change,andthecyclejitter4289ps;relativejitter0002144‰Thepowerconsumptionofthecircuitis30rowInthedesign,theoutputfrequencyhasbetterst
溫馨提示
- 1. 本站所有資源如無(wú)特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 32位微處理器數(shù)字CMOS延遲鎖相環(huán)的設(shè)計(jì).pdf
- 微處理器
- 基于fpga的微處理器設(shè)計(jì)
- 鎖相環(huán)的綜合設(shè)計(jì).pdf
- 鎖相環(huán)高速時(shí)鐘產(chǎn)生器的設(shè)計(jì).pdf
- CMOS集成鎖相環(huán)設(shè)計(jì).pdf
- 全數(shù)字鎖相環(huán)的設(shè)計(jì)
- 鎖相環(huán)頻率綜合器的設(shè)計(jì)與優(yōu)化.pdf
- DMA在微處理器中的應(yīng)用與設(shè)計(jì).pdf
- 全數(shù)字鎖相環(huán)設(shè)計(jì)
- 8086微處理器引腳
- 微處理器工作原理
- 鎖相環(huán)設(shè)計(jì)外文翻譯
- 微處理器外文翻譯
- 外文翻譯--微處理器
- 鎖相環(huán)大綱
- 模擬鎖相環(huán)
- 抗輻射鎖相環(huán)設(shè)計(jì).pdf
- 低噪聲鎖相環(huán)設(shè)計(jì).pdf
- 鎖相環(huán)設(shè)計(jì)技術(shù)的研究.pdf
評(píng)論
0/150
提交評(píng)論