嵌入式微處理器中動態(tài)可配置Cache結(jié)構(gòu)的研究.pdf

1、隨著集成電路進入深亞微米和納米級工藝階段，嵌入式微處理器的功耗問題日益嚴重，功耗問題已經(jīng)成為制約新一代微處理器發(fā)展最主要因素之一。在現(xiàn)代微處理器結(jié)構(gòu)中，Cache作為微處理器和主存之間的橋梁，雖然極大地提高了系統(tǒng)性能，但它無論在芯片面積還是功耗上都占相當(dāng)大的比重，Cache的功耗甚至對整個嵌入式系統(tǒng)的功耗具有決定性作用。因此，Cache的低功耗研究一直以來都是處理器體系結(jié)構(gòu)領(lǐng)域的熱點問題之一。
　　 不同嵌入式程序?qū)ache結(jié)

2、構(gòu)的需求差別很大，即使同一應(yīng)用程序，在不同時間片段對Cache的需求也不一樣。傳統(tǒng)Cache的結(jié)構(gòu)一般固定不變，經(jīng)常會出現(xiàn)與應(yīng)用程序不匹配的現(xiàn)象。本文以提高Cache的能量效率出發(fā)，深入研究動態(tài)可配置的Cache結(jié)構(gòu)，它在程序運行過程中，動態(tài)調(diào)整自身的結(jié)構(gòu)，以滿足程序的實時需求，在不影響性能的前提下，達到降低功耗的目的。本文的主要創(chuàng)新點與貢獻如下：
　　 首先，研究一種容量動態(tài)可配置的Cache結(jié)構(gòu)，根據(jù)程序的實時需求，關(guān)閉處于

3、空閑狀態(tài)的存儲資源，實現(xiàn)有效容量的調(diào)整。主要研究內(nèi)容包括：分析一種容量可調(diào)整的Cache結(jié)構(gòu)，通過使能信號控制各路的打開或關(guān)斷，改變Cache的有效容量。研究一種高效的失效率硬件監(jiān)測機制，通過添加輔助標志陣列，監(jiān)測每種候選容量的失效率，并引入部分標志比較技術(shù)降低硬件開銷。建立Cache體系結(jié)構(gòu)級功耗模型，作為所有候選容量的評估標準。研究容量動態(tài)配置算法，在所有候選容量之中進行設(shè)計空間探索，為當(dāng)前應(yīng)用程序選擇最匹配的Cache容量。

4、>　　 其次，研究一種相聯(lián)度動態(tài)可配置的Cache結(jié)構(gòu)，當(dāng)發(fā)生程序相變時，觸發(fā)仲裁機制對相聯(lián)度重新配置，為當(dāng)前程序選擇最匹配的映射方式。主要研究內(nèi)容包括：量化分析相聯(lián)度對Cache性能和功耗的影響，并詳細討論路串聯(lián)結(jié)構(gòu)的工作原理。建立一種仲裁機制，監(jiān)測程序訪存特征行為，當(dāng)發(fā)生程序相變時，在各種候選相聯(lián)度之間進行設(shè)計空間探索。研究一種自適應(yīng)的閾值策略，自動調(diào)節(jié)仲裁機制中閾值大小，提高仲裁機制的準確性和效率。
　　 最后，將前面兩

5、種結(jié)構(gòu)疊加，研究一種容量/相聯(lián)度均動態(tài)可配置的Cache結(jié)構(gòu)，在程序運行期間，能夠同時動態(tài)調(diào)整Cache的有效容量和相聯(lián)度，極大提高Cache的結(jié)構(gòu)配置空間。主要研究內(nèi)容包括：詳細討論Cache的組織結(jié)構(gòu)和工作原理，并對硬件開銷進行分析。建立一種高效的配置策略，由于同時對容量和相聯(lián)度調(diào)整，使得候選Cache結(jié)構(gòu)數(shù)目增大，高效的配置策略在龐大的設(shè)計空間中迅速找到最匹配的容量和相聯(lián)度，極大地降低設(shè)計空間探索引起的時間和硬件開銷。