基于ARMv4架構的嵌入式微處理器設計.pdf

1、暨南大學暨南大學碩士學位論文士學位論文題名（中英對照）：基于基于ARMv4架構架構的嵌入式嵌入式微處理器微處理器設計設計DesignofEmbeddedMicroprocessBasedonARMv4Architecture作者姓名：王耿王耿指導教師姓名石敏石敏及學位、職稱：博士、博士、副教授教授學科、專業(yè)名稱：工學、工學、信號與信息處理信號與信息處理學位類型：學術學位學術學位論文提交日期：2016年5月論文答辯日期：2016年5月答辯

2、委員會主席：傅予力傅予力論文評閱人：盲審盲審學位授予單位和日期：暨南大學暨南大學2016年6月I摘要摘要隨著IC技術的發(fā)展，芯片集成的功能越來越多，而SoC芯片的核心部件是嵌入式微處理器，其性能的好壞直接影響到整個嵌入式系統(tǒng)。ARM架構的微處理器性能優(yōu)越，在市場上占據(jù)主導地位，但是基于ARM架構的微處理器IP核異常昂貴，不利于國產(chǎn)芯片的普及推廣。因此，研究兼容ARM指令集嵌入式微處理器的設計，對于中國芯片產(chǎn)業(yè)的發(fā)展具有重要意義。本文旨在

3、設計一款基于ARMv4架構的嵌入式微處理器。ARMv4是ARM公司出貨量最多的微處理器系列所采用的指令集之一，以低功耗和高性能著稱，并且采用該架構能夠兼容現(xiàn)有的編譯器，便于設計后期的調(diào)試工作。論文首先深入研究了ARMv4體系架構，對指令集編碼進行歸類分析，然后設計出微處理器內(nèi)核的整體結構。在原始三級流水線的基礎上增加寄存器回寫階段，構成四級流水線模式，簡化指令執(zhí)行階段的操作，提高指令的執(zhí)行效率。內(nèi)核的乘法運算模塊采用單周期乘法器，該乘法

4、器采用改進的Booth編碼和Wallace樹型結構，能夠?qū)崿F(xiàn)高速乘法運算。在研究現(xiàn)有的AMBA總線的基礎上，設計兼容最新AXI4總線接口的外圍設備，加上總線接口控制模塊后的外圍設備接口，能夠適用于更廣泛的應用場合。本文采用Verilog硬件描述語言完成整個系統(tǒng)的前端設計，使用仿真工具Modelsim對內(nèi)核的執(zhí)行指令功能，以及外圍設備與總線之間的通信功能進行仿真驗證，并且對內(nèi)核與通用異步串口的通信功能進行了FPGA板級驗證。仿真測試表明，