版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、隨著處理器(Central Processing Unit, CPU)集成規(guī)模的不斷增大,基于靜態(tài)隨機(jī)存儲(chǔ)器(Static Random Access Memory, SRAM)技術(shù)的高速緩存(cache)的容量也在快速增加,其在片上系統(tǒng)(System on Chip,SoC)中的面積比重更是逐年增大,因而cache性能的優(yōu)劣會(huì)對(duì)CPU的性能產(chǎn)生重要影響。高速緩存的基本作用是平滑CPU和主存儲(chǔ)器的速度差異,而為了獲得足夠快的訪問速度,通
2、常使用SRAM技術(shù)對(duì)cache進(jìn)行設(shè)計(jì),所以定制關(guān)鍵路徑上的高速低功耗SRAM對(duì)于改善CPU的性能是十分有利的。
本文通過研究SRAM的結(jié)構(gòu)和工作原理,并根據(jù)一級(jí)(L1)指令(instruction) cache中SRAM的性能要求完成Data SRAM、Tag SRAM和Status SRAM的全定制設(shè)計(jì)。首先通過分析SRAM存儲(chǔ)單元的讀操作過程和寫操作過程得到單元中各類晶體管尺寸的限定條件,并給出本文所用存儲(chǔ)單元的設(shè)計(jì)參數(shù)
3、。為了縮短字線脈沖的寬度,減少SRAM位線的讀寫功耗,同時(shí)消除版圖設(shè)計(jì)中金屬連線延遲對(duì)字線脈沖寬度的影響,本文在Data SRAM中使用自定時(shí)技術(shù)來控制字線脈沖的寬度進(jìn)而完成對(duì)存儲(chǔ)單元的讀寫操作。接著,本論文詳細(xì)介紹了一種可以提高Data SRAM速度和降低讀操作功耗的新穎鎖存型靈敏放大器(SenseAmplifier, SA)以及一種將高位地址和低位地址分別進(jìn)行動(dòng)態(tài)比較從而可以有效加快Tag比較速度的np-CMOS邏輯動(dòng)態(tài)比較電路。隨
4、后介紹了L1指令cache中SRAM各功能模塊的結(jié)構(gòu)化設(shè)計(jì)方法,并按照SRAM的整體布局完成版圖設(shè)計(jì)。最后通過對(duì)SRAM進(jìn)行全局模擬仿真來驗(yàn)證SRAM讀寫操作的功能正確性和時(shí)序符合性。
本課題設(shè)計(jì)的Data SRAM、Tag SRAM和Status SRAM的容量分別為32KB、3KB和128B。在1.0V電源電壓下,基于TSMC65nm工藝的仿真結(jié)果顯示,TagSRAM、Status SRAM以及Data SRAM在wors
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- EPIP并行微處理器指令Cache設(shè)計(jì).pdf
- 32位RISC微處理器模塊設(shè)計(jì).pdf
- 32位RISC微處理器設(shè)計(jì)研究.pdf
- 32位RISC微處理器核的設(shè)計(jì).pdf
- 32位嵌入式處理器的Cache設(shè)計(jì).pdf
- 32位RISC微處理器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 32位RISC嵌入式微處理器設(shè)計(jì).pdf
- 32位嵌入式RISC微處理器設(shè)計(jì).pdf
- 32位微處理器的溫度控制單元設(shè)計(jì).pdf
- 高性能微處理器中緩存器(CACHE)的后端設(shè)計(jì).pdf
- 32位risc微處理器設(shè)計(jì)研究博士論文
- RISC處理器指令Cache設(shè)計(jì)及其優(yōu)化.pdf
- 32位MIPS微處理器低功耗物理設(shè)計(jì)的研究.pdf
- 32位RISC嵌入式微處理器設(shè)計(jì)研究.pdf
- 基于FPGA的32位RISC微處理器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 32位MIPS微處理器內(nèi)存管理單元的設(shè)計(jì)和驗(yàn)證.pdf
- DSP微處理器指令級(jí)模擬器的研制.pdf
- 8086微處理器的指令系統(tǒng)
- 32位嵌入式微處理器控制單元的設(shè)計(jì).pdf
- 32位微處理器數(shù)字CMOS延遲鎖相環(huán)的設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論