32位嵌入式RISC微處理器設(shè)計(jì).pdf

1、隨著無線通信、多媒體以及互連網(wǎng)技術(shù)的發(fā)展，電子產(chǎn)品對(duì)數(shù)據(jù)處理量的要求越來越大，對(duì)系統(tǒng)運(yùn)行速度的要求也越來越高，集成電路技術(shù)的進(jìn)步與發(fā)展使得可重用性和短設(shè)計(jì)周期性成為硬件設(shè)計(jì)的焦點(diǎn)。因此，8位微處理器必將在不久的將來被32位微處理器所取代。然而，目前大多數(shù)的微處理器公司的處理器，只支持一端存儲(chǔ)——大端存儲(chǔ)或小端存儲(chǔ)，會(huì)給編譯器的編譯帶來麻煩。業(yè)界所廣泛采用的Barrel shifter，占用大量多路選擇器資源，在價(jià)格和應(yīng)用等方面并不是國(guó)內(nèi)

2、中、低端產(chǎn)品的最佳選擇。因此，32位嵌入式微處理器技術(shù)在國(guó)內(nèi)中、低端產(chǎn)品的應(yīng)用上，有著很大的發(fā)展空間。 本文依據(jù)MIPS32指令系統(tǒng)，以及馮·諾依曼體系結(jié)構(gòu)的特點(diǎn)，提出了32位嵌入式RISC微處理器sfmi_cpu的整體架構(gòu)，完成sfmi_cpu微處理器的RTL設(shè)計(jì)實(shí)現(xiàn)。采用層次化設(shè)計(jì)方法，按功能的不同劃分為6個(gè)模塊，所有模塊均采用硬件描述語言Verilog HDL實(shí)現(xiàn)，并采用有限狀態(tài)機(jī)來提高處理器的穩(wěn)定性。為了提高微處理器的工

3、作效率，在sfmi_cpu微處理器設(shè)計(jì)實(shí)現(xiàn)的基礎(chǔ)上，深入研究了流水線技術(shù)及相關(guān)問題的解決方法，改進(jìn)了傳統(tǒng)5級(jí)流水線結(jié)構(gòu)，并基本解決了數(shù)據(jù)相關(guān)、結(jié)構(gòu)相關(guān)和控制相關(guān)的問題。為了驗(yàn)證RTL代碼及解決流水相關(guān)問題的有效性，建立軟件測(cè)試平臺(tái)，對(duì)sfmi_cpu微處理器進(jìn)行功能仿真、邏輯綜合、布局布線、時(shí)序仿真，證明設(shè)計(jì)理論的有效性。通過驗(yàn)證測(cè)試所得到的相關(guān)數(shù)據(jù)表明，論文所設(shè)計(jì)的32位微處理器sfmi_cpu，相對(duì)于目前在在中、低端市場(chǎng)所普遍應(yīng)用的