32位嵌入式RISC處理器核的VLSI實(shí)現(xiàn).pdf

1、我們?cè)O(shè)計(jì)了一個(gè)與商用ARM7兼容的32位嵌入式RISC處理器.在ARM7的基礎(chǔ)上,對(duì)結(jié)構(gòu)進(jìn)行了適當(dāng)?shù)母倪M(jìn)以提高性能.傳統(tǒng)的馮諾依曼結(jié)構(gòu)被哈佛結(jié)構(gòu)所取代,流水線的深度從三級(jí)增加到五級(jí).為減少流水線的互鎖,提高CPI的值,還在流水線中引進(jìn)了特殊的旁路電路.同時(shí),考慮到DSP擴(kuò)展功能的需要,將乘法指令的執(zhí)行時(shí)間從四個(gè)時(shí)鐘周期減小到了兩個(gè)周期.另一方面,面向Internet應(yīng)用的嵌入式系統(tǒng)產(chǎn)品一直深受人們的關(guān)注.我們?cè)赗ISC處理器的基礎(chǔ)上,增

2、加了對(duì)Java功能的支持,使得處理器除本地指令集外,能夠額外支持Java卡虛擬機(jī)規(guī)范.通過結(jié)合市場(chǎng)上成熟的Java處理器,在自己的設(shè)計(jì)中,采用了一系列硬件加速技術(shù)來提高Java指令的執(zhí)行效率.最后,我們使用了兩種硬件驗(yàn)證技術(shù):Xilinx通用FPGA板和Aptix公司提供的System Explorer MP3CF硬件驗(yàn)證器進(jìn)行系統(tǒng)硬件驗(yàn)證.在CSMC0.6um單元庫(kù)上進(jìn)行了邏輯綜合,并完成最后的版圖設(shè)計(jì),采用了CPGA132標(biāo)準(zhǔn)封裝.