2023年全國碩士研究生考試考研英語一試題真題（含答案詳解+作文范文）_第1頁
已閱讀1頁，還剩51頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、在集成電路制造過程中，靜電放電是眾多可靠性問題中最重要的一項。隨著集成電路尺寸的日益縮小和工作頻率的快速增加，對于射頻集成電路的靜電放電保護設(shè)計是CMOS工藝下射頻集成電路應(yīng)用的關(guān)鍵性問題。射頻集成電路的每個I/O端都需要ESD保護電路。然而，ESD保護電路所帶來的寄生效應(yīng)，將會對寬頻段射頻集成電路的阻抗匹配、噪聲指數(shù)和功率增益三方面的射頻性能有負(fù)面影響。隨著射頻電路工作頻率的增加，由ESD保護電路所引起的射頻性能下降將更明顯。因此，射

2、頻前端電路和ESD保護電路需要整合設(shè)計以同時提高射頻性能和ESD耐受度。 本文討論了射頻ESD保護設(shè)計中的新挑戰(zhàn)，ESD保護電路對射頻核心電路的影響，衡量射頻ESD設(shè)計的方法，列舉和討論了CMOS工藝下射頻電路的ESD防護架構(gòu)。重點研究了等面積分布式靜電放電（ES-DESD）并在此基礎(chǔ)上改進得到的遞減面積分布式靜電放電（DS-DESD）防護架構(gòu)。ES-DESD防護架構(gòu)是指將ESD防護元件分成幾個等面積的單元安置在信號輸入端到內(nèi)部

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論