增益可控采樣-保持電路的研究.pdf

1、近年來，模/數(shù)轉(zhuǎn)換器（ADC）在制造工藝、結(jié)構(gòu)、性能上都有了很大的進(jìn)步，正在朝著高速、高分辨率的方向發(fā)展。作為模/數(shù)轉(zhuǎn)換器中的核心單元，采樣/保持電路（S/H）直接為后級(jí)電路提供所需要的比較電平，其線性度、速度和精度將直接影響到系統(tǒng)指標(biāo)。本文開發(fā)了一種可用于10位100MSPS流水線ADC的增益可控采樣系統(tǒng)。
　　首先，對采樣系統(tǒng)進(jìn)行理論分析，并對比幾種典型S/H采樣結(jié)構(gòu)，基于電荷重分配理論開發(fā)了一種增益可控的采樣/保持電路結(jié)構(gòu)，

2、針對采樣系統(tǒng)的要求設(shè)計(jì)出時(shí)鐘邊沿小于280ps的兩相不交疊時(shí)鐘產(chǎn)生電路和控制通道選擇的時(shí)鐘控制電路。
　　在 S/H系統(tǒng)核心單元的開發(fā)中，詳細(xì)分析了采樣開關(guān)的各種誤差源和非線性失真理論，針對襯底偏置效應(yīng)對線性度的制約和高頻信號(hào)饋通效應(yīng)，開發(fā)出一種低饋通消除襯偏的采樣開關(guān)。在滿足高線性前提下，該開關(guān)可使輸入到輸出的饋通電壓減小28.144mV；同時(shí)基于開關(guān)電容二階系統(tǒng)最小建立時(shí)間（MST）理論和階躍響應(yīng)分析，采用時(shí)鐘饋通頻率補(bǔ)償技術(shù)

3、，設(shè)計(jì)出高性能運(yùn)算跨導(dǎo)放大器。在確定的功耗下，該運(yùn)放可使采樣系統(tǒng)的響應(yīng)速度提高22.7％。
　　在Cadence環(huán)境下基于0.35μm SMIC Si-CMOS模型，采用HSPICE對電路進(jìn)行了模擬仿真。結(jié)果表明，在輸入信號(hào)為49.21875MHz正弦波，采樣頻率為100MHz時(shí)，該采樣/保持電路在兩種增益模式下的建立時(shí)間均小于4.2ns，建立誤差小于327.043μV，達(dá)到了10位精度、100MHz采樣頻率的技術(shù)指標(biāo)。對輸出波形